[发明专利]双向移位寄存器

权利要求书

1.一种双向移位寄存器，用以沿一第一移位方向输出N个输出信号，或沿一第二移位方向输出该N个输出信号，该双向移位寄存器包括N级级电路，N为大于1的自然数，该N个级电路中的一第m级级电路包括：

一第一节点，该第一节点具有一第一控制信号；

一输出端，用以输出一第m级输出信号；

一第一输入电路，耦接至第m-1级级电路的输出端以接收第m-1级级电路的输出信号，该第一输入电路以第m-1级级电路的输出信号作为控制信号及电源信号，以在一第一期间中提供致能的一第一驱动信号至该第一节点；

一第二输入电路，耦接至第m+1级级电路的输出端以接收第m+1级级电路的输出信号，该第二输入电路以第m+1级级电路的输出信号作为控制信号及电源信号，以在一第二期间中提供致能的一第二驱动信号至该第一节点；以及

一移位寄存器单元，受控于等于致能的该第一驱动信号与致能的该第二驱动信号其中之一的该第一控制信号，于一第三期间中产生致能的一第m级输出信号；

其中，m为小于或等于N的自然数。

2.根据权利要求1所述的双向移位寄存器，其中当该第一期间触发于该第二期间之前时，该移位寄存器单元响应于等于该第一驱动信号的该第一控制信号于该第三期间产生致能的该第m级输出信号，该移位寄存器单元还响应于该第二驱动信号于该第二期间中产生非致能的该第m级输出信号。

3.根据权利要求2所述的双向移位寄存器，其中该移位寄存器单元包括：

一控制电路，受控于第m+2级输出信号、第m-2级输出信号及一第二控制信号，于该第二期间中控制该第一控制信号具有非致能电平；

一耦合电路，受控于一第一时钟信号的上升缘，于一第三期间中控制该第一控制信号具有一电容耦合电平；

一偏压电路，受控于该第一控制信号，于该第一及该第三期间中控制该第二控制信号具有非致能电平，并于该第二期间中控制该第二控制信号具有致能电平；及

一输出级电路，受控于该第一控制信号的该高电压电容耦合电平，于该第三期间中致能该第m级输出信号，并受控于该第二控制信号，于该第二期间中非致能该第m级输出信号。

4.根据权利要求3所述的双向移位寄存器，其中该控制电路包括：

一晶体管，第一输入端接收该第一控制信号，第二输入端接收一参考电压，控制端接收该第二控制信号；

一第二晶体管，第一输入端接收该第一控制信号，第二输入端接收该参考电压，控制端接收第m-2级输出信号；及

一第三晶体管，第一输入端接收该第一控制信号，第二输入端接收该参考电压，控制端接收第m+2级输出信号。

5.根据权利要求3所述的双向移位寄存器，其中该偏压电路包括：

一第二节点，该第二节点具有该第二控制信号；

一电容，第一端接收该第一时钟信号，第二端耦接至该第二节点；及

一晶体管，第一输入端耦接至该第二节点，第二输入端接收一参考电压，控制端接收该第一控制信号。

6.根据权利要求3所述的双向移位寄存器，其中该偏压电路包括：

一第二节点，该第二节点具有该第二控制信号；

一第一晶体管，第一输入端与控制端接收一高电压，第二输入端耦接至该第二节点；及

一第二晶体管，第一输入端耦接至该第二节点，第二输入端接收一参考电压，控制端接收该第一控制信号。

7.根据权利要求3所述的双向移位寄存器，其中该输出级电路包括：

一第一晶体管，第一输入端接收该第一时钟信号，第二输入端耦接至该输出端，控制端接收该第一控制信号；及

一第二晶体管，第一输入端耦接至该输出端，第二输入端接收一参考电压，控制端接收该第二控制信号。

8.根据权利要求7所述的双向移位寄存器，其中该输出级电路还包括：

一第三晶体管，第一输入端耦接至该输出端，第二输入端接收该参考电压，控制端接收一第二时钟信号，该第一及该第二时钟信号彼此反相。

9.根据权利要求1所述的双向移位寄存器，其中当该第二期间触发于该第一期间之前时，该移位寄存器单元响应于等于致能的该第二驱动信号的该第一控制信号，于该第三期间产生致能的该第m级输出信号。

10.根据权利要求9所述的双向移位寄存器，其中该移位寄存器单元包括：

一控制电路，受控于第m+2级输出信号、第m-2级输出信号及一第二控制信号，于该第一期间中控制该第一控制信号具有非致能电平；

一耦合电路，受控于一第一时钟信号的上升缘，于一第三期间中控制该第一控制信号具有一电容耦合电平；

一偏压电路，受控于该第一控制信号，于该第二及该第三期间中控制该第二控制信号具有非致能电平，并于该第一期间中控制该第二控制信号具有致能电平；及

一输出级电路，受控于该第一控制信号的该高电压电容耦合电平，于该第三期间中致能该第m级输出信号，并受控于该第二控制信号，于该第一期间中非致能该第m级输出信号。