[发明专利]一种实现小包访问内存高速线速的方法及装置

权利要求书

1.一种实现小包访问内存高速线速的方法，应用于包括接收模块、内存 区域、内存控制器和发送模块的装置中，其特征在于，所述方法包括以下步 骤：

所述内存控制器对需要写入的小包进行组包，并判断组合后的小包是否 大于等于第一组包阈值，如果是，则将所述组合后的小包写入内存区域；

在所述内存区域中的包处理后，所述内存控制器对需要读出的包进行组 包，当所述组包大于等于第二组包阈值时从所述内存区域中读出，并通过发 送模块转发所述组包；

第一组包阈值为写入时需要达到的高速线速的组包长度，第二组包阈值 为读出时需要达到的高速线速的组包长度。

2.如权利要求1所述的方法，其特征在于，所述从所述内存区域中读出， 之前还包括：

判断所述组包中的相邻小包是否属于同一Bank，如果属于同一Bank，则 通过缓存FIFO将后续相同Bank的小包进行调序，使其远离前一个相同Bank 的小包。

3.如权利要求1所述的方法，其特征在于，所述对需要写入的小包进行 组包，之后还包括：

检测到若干小包的组包长度达到包长门限，将所述组包发出，并启动超 时判断；

如果后续又发生组包，结束上次超时判断，并开始新的超时判断；如果 所述超时判断时间达到预设超时阈值而没发生组包，则自动触发内存写操作， 将没有达到包长门限且待写入的小包组包写入到内存。

4.如权利要求1所述的方法，其特征在于，所述第一组包阈值和所述第 二组包阈值根据内存时钟频率确定。

5.一种实现小包访问内存高速线速的装置，其特征在于，包括：

接收模块，用于接收外部发送的小包报文；

内存控制模块，与所述接收模块连接，用于对需要写入的小包进行组包， 并判断组合后的小包是否大于等于第一组包阈值，如果是，则将所述组合后 的小包写入内存区域；在所述内存区域中的包处理后，对需要读出的包进行 组包，当所述组包大于等于第二组包阈值时从所述内存区域中读出，并通过 发送模块转发所述组包；第一组包阈值为写入时需要达到的高速线速的组包 长度，第二组包阈值为读出时需要达到的高速线速的组包长度；

发送模块，与所述内存控制模块连接，用于将所述内存控制模块读取的 组包发送到外部。

6.如权利要求5所述的装置，其特征在于，

所述内存控制模块，还用于在读取组包时，判断所述组包中的相邻小包 是否属于同一Bank，如果属于同一Bank，则通过缓存FIFO将后续相同Bank 的小包进行调序，使其尽量远离前一个相同Bank的小包。

7.如权利要求5所述的装置，其特征在于，

所述内存控制模块，还用于检测到若干小包的组包长度达到包长门限， 将所述组包发出，并启动超时判断；如果后续又发生组包，结束上次超时判 断，并开始新的超时判断；如果所述超时判断时间达到预设超时阈值而没发 生组包，则自动触发内存写操作，将没有达到包长门限且待写入的小包组包 写入到内存。

8.如权利要求5所述的装置，其特征在于，所述第一组包阈值和所述第 二组包阈值根据内存时钟频率确定。