[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及一种半导体装置及其制造方法，尤其涉及在取代栅极工艺中用以保护一电阻结构的一种半导体装置及其制造方法。 

背景技术

集成电路(IC)工业已历经快速的成长。集成电路(IC)材料和设计的技术发展已使每一个集成电路世代的电路较前一个世代小且更复杂。然而，这些发展会增加集成电路工艺和制造方法的复杂度，且为了实现这些技术发展，需要发展较简单的集成电路工艺和制造方法。 

在集成电路发展的过程中，当几何尺寸(意即可利用一工艺制造的最小元件(或线宽))缩小时，通常会增加功能密度(functional density)(意即每个晶片面积的相互连接元件的数量)。这种尺寸微缩的工艺通常具有增加工艺效率和降低成本的优点。这种尺寸微缩的工艺会使例如互补式金属氧化物半导体晶体管(以下简称CMOS)的低消耗功率元件消耗较高的功率。典型地，CMOS元件具有栅极氧化层和多晶硅栅极。在特征尺寸持续微缩的同时，为了改善元件性能，会想要以高介电常数(high-k)栅极介电层和金属栅极取代栅极氧化层和多晶硅栅极。然而，当要将高介电常数(high-k)栅极介电层/金属栅极与CMOS工艺整合时，会因为例如材料不相容、工艺复杂或热预算(thermalbudget)等不同因素而产生许多问题。 

举例来说，多晶硅电阻已广泛地应用于包括电阻-电容振荡器(RCoscillator)、限流电阻(current limitation resistance)、静电放电防护(ESDprotect)、射频后端驱动器(RF post driver)、晶片内建终端元件(on-chiptermination)、电感匹配(impedance matching)等公知的集成电路设计中。多晶硅电子保险丝(eFuses)也已广泛地应用于公知的存储器集成电路设计中。然而，要如何整合高介电常数(high-k)栅极介电层/金属栅极工艺与上述元件是一种挑战。在一些情形中，经过上述工艺形成的多晶硅电阻和多晶硅电子保 险丝的电阻率会低于理想的电阻率(意即例如栅极填充工艺和化学机械研磨工艺取代栅极工艺产生的不良影响)，因而这些元件可能无法具有预期的功能。 

因此，在此技术领域中，有需要一种半导体装置及其制造方法，以克服公知技术的缺点。 

发明内容

有鉴于此，本发明的一实施例提供半导体装置及其制造方法，其于一取代栅极工艺中用以保护一电阻结构。本发明一实施例的半导体装置的制造方法包括提供一半导体基板；于上述半导体基板上方形成至少一个栅极结构，其包括一虚设栅极；于上述半导体基板上方形成至少一个电阻结构，其包括一栅极；暴露至少一个上述电阻结构的上述栅极的一部分；于上述半导体基板上方及包括上述栅极的暴露部分的上方形成一蚀刻停止层；从至少一个上述栅极结构移除上述虚设栅极，以形成一开口；于至少一个上述栅极结构的上述开口中形成一金属栅极。 

本发明的另一实施例提供一种半导体装置的制造方法，包括提供一半导体基板，其具有一第一区域和一第二区域；于上述半导体基板上方的上述第一区域中形成至少一个栅极结构，其中上述栅极结构包括一高介电常数栅极介电层、一虚设多晶硅栅极和一硬掩模层；于上述半导体基板上方的上述第二区域中形成至少一个电阻结构，其中上述电阻结构包括一高介电常数栅极介电层、一多晶硅栅极和一硬掩模层。上述半导体装置的制造方法还包括从至少一个上述电阻结构移除上述硬掩模层，以形成一开口，且暴露上述多晶硅栅极的一部分；于上述半导体基板上方及包括于上述开口的内部和上述多晶硅栅极的暴露部分的上方形成一蚀刻停止层；从至少一个上述栅极结构移除上述多晶硅虚设栅极和上述硬掩模层，以形成一开口；于上述开口中形成一金属栅极。 

本发明的又一实施例提供一种半导体装置，其于一取代栅极工艺中用以保护一电阻结构，上述半导体装置包括一半导体基板，其具有一第一区域和一第二区域；一栅极结构，设置于上述半导体基板上方的上述第一区域中，其中上述栅极结构包括一金属栅极；一电阻结构，设置于上述半导体基板上 方的上述第二区域中，其中上述电阻结构包括一多晶硅栅极和设置于上述多晶硅栅极上方的一蚀刻停止层。 

本发明于取代栅极工艺中提供一电阻结构的保护方式，以防止上述电阻结构的电阻率受到不良的影响。 

附图说明

图1为本发明实施例的半导体装置的制造方法的工艺流程图。 

图2A至图2G为依据图1的本发明不同实施例的半导体装置的制造方法的工艺剖面图。