[发明专利]半导体元件及其制作方法

权利要求书

1.一种半导体元件的制作方法，包括以下步骤：

提供一具有一第一区域与一第二区域的半导体基材；

形成一高介电常数层于该半导体基材之上；

形成一盖层于该高介电常数层之上；

形成一金属层于该盖层之上；

移除位于该第二区域的金属层与盖层；

形成一多晶硅层于该第一区域的金属层之上，与于该第二区域的高介电 常数层之上；以及

于该第一区域中形成一含有该金属层的有源元件，且于该第二区域中形 成不含有该金属层的无源元件。

2.如权利要求1所述的半导体元件的制作方法，其中该有源元件包括 nMOSFET与pMOSFET其中之一。

3.如权利要求2所述的半导体元件的制作方法，其中该有源元件包括一 栅极堆叠层，该栅极堆叠层包含该高介电常数层、该盖层与该金属层。

4.如权利要求3所述的半导体元件的制作方法，其中该栅极堆叠层还包 括该多晶硅层。

5.如权利要求1所述的半导体元件的制作方法，其中该无源元件包括多 晶硅电阻器与多晶硅电子保险丝其中之一。

6.如权利要求5所述的半导体元件的制作方法，还包括掺杂该多晶硅层 以达到该无源元件所需的电阻。

7.一种半导体元件，包括：

一半导体基材具有一第一区域与一第二区域；

一晶体管形成于该第一区域中，其中该晶体管具有一栅极堆叠层，该栅 极堆叠层包括：一高介电常数层位于该基材之上，一盖层位于该高介电常数 层之上，与一金属层位于该盖层之上；以及

一无源元件形成于该第二区域，该无源元件包括：该高介电常数层，与 一多晶硅层位于该高介电常数层之上，其中该无源元件不包括金属栅极，其 中位于该晶体管的栅极堆叠层的上表面与位于该无源元件的多晶硅层的上 表面非同一平面。

8.如权利要求7所述的半导体元件，其中该无源元件包括多晶硅电阻器 与多晶硅电子保险丝其中之一。

9.如权利要求7所述的半导体元件，其中该无源元件还包括该盖层，其 位于该高介电常数上，其中该多晶硅层位于该盖层之上。

10.一种半导体元件的制作方法，包括以下步骤：

提供一具有一第一区域与一第二区域的半导体基材；

形成一高介电常数层于该半导体基材之上；

形成一盖层于该高介电常数层之上；

形成一金属层于该盖层之上；

移除位于该第二区域的金属层；

形成一多晶硅层于该第一区域的金属层之上，且于该第二区域的盖层之 上；以及

于该第一区域中形成一含有该金属层的有源元件，且于该第二区域中形 成不含有该金属层的无源元件。

11.如权利要求10所述的半导体元件的制作方法，其中该有源元件包括 一栅极堆叠层，该栅极堆叠层包含该高介电常数层、该盖层与该金属层。

12.如权利要求11所述的半导体元件的制作方法，其中该栅极堆叠层还 包括位于该金属层上的该多晶硅层。

13.如权利要求10所述的半导体元件的制作方法，其中该无源元件包括 多晶硅电阻器与多晶硅电子保险丝其中之一。

14.如权利要求10所述的半导体元件的制作方法，其中移除位于该第二 区域的金属层的步骤包括；

形成一缓冲层于该金属层之上；

形成一光致抗蚀剂层于该缓冲层之上；

图案化该光致抗蚀剂层，用以保护该第一区域的缓冲层；

利用该图案化光致抗蚀剂层作为掩模，以蚀刻该缓冲层；以及

利用该图案化缓冲层作为掩模，以蚀刻位于该第二区域的金属层。