[发明专利]电压调节器

权利要求书

1.一种电压调节器，包含：

差动放大器，用于接收参考电压以及反馈电压，根据所述反馈电压与所述 参考电压之间的电压差产生控制信号；

输出晶体管，具有耦接至电源电压的第一端，耦接至所述差动放大器且用 于接收所述控制信号的控制端，以及耦接至输出端的第二端；

电压反馈电路，具有串接于所述输出端和第一节点之间的第一电阻和第二 电阻，以及耦接于所述第一节点与接地电压之间的第三电阻，用于在所述第一 节点产生所述反馈电压；以及

放电晶体管，具有耦接至所述接地电压的第一端，耦接至第一控制信号的 控制端，以及透过所述第一电阻耦接至所述输出端的第二端，其中，所述第一 电阻作为所述放电晶体管的静电放电保护电阻。

2.如权利要求1所述之电压调节器，其特征在于，所述电压调节器是低压 差调节器。

3.如权利要求1所述之电压调节器，其特征在于，所述输出晶体管是PMOS 晶体管，以及所述放电晶体管是NMOS晶体管。

4.如权利要求1所述之电压调节器，其特征在于，在关机模式期间，根据 所述第一控制信号所述放电晶体管被导通以将所述输出端的电压拉至所述接地 电压。

5.如权利要求4所述之电压调节器，其特征在于，在所述关机模式期间， 所述差动放大器被断开，使得所述输出晶体管被断开。

6.一种电压调节器，包含：

差动放大器，用于接收参考电压以及反馈电压，根据所述反馈电压与所述 参考电压之间的电压差产生控制信号；

输出晶体管，具有耦接至电源电压的第一端，耦接至所述差动放大器且用 于接收所述控制信号的控制端，以及耦接至输出端的第二端；

第一电阻，耦接于所述输出端与所述差动放大器之间；

第二电阻，耦接于接地电压与所述差动放大器之间；

第三电阻，具有耦接至所述输出端的第一端；以及

放电晶体管，耦接于所述第三电阻的第二端与所述接地电压之间，以及在 关机模式期间根据第一控制信号将所述输出端的电压拉至所述接地电压，其中， 所述第三电阻作为所述放电晶体管的静电放电保护电阻。

7.如权利要求6所述之电压调节器，其特征在于，所述差动放大器在所述 关机模式期间被断开，使得所述输出晶体管相应地被断开。

8.如权利要求6所述之电压调节器，其特征在于，所述电压调节器是低压 差调节器。

9.如权利要求6所述之电压调节器，其特征在于，所述输出晶体管是PMOS 晶体管，以及所述放电晶体管是NMOS晶体管。

10.一种电压调节器，包含：

差动放大器，用于接收参考电压以及反馈电压，根据所述反馈电压与所述 参考电压之间的电压差产生控制信号；

输出晶体管，具有耦接至电源电压的第一端，耦接至所述差动放大器且用 于接收所述控制信号的控制端，以及耦接至输出端第二端；

第一电阻，具有耦接所述输出端的第一端与耦接所述差动放大器的第二端；

放电晶体管，具有耦接至所述接地电压的第一端，耦接至第一控制信号的 控制端，以及耦接所述第一电阻的所述第二端的第二端，其中，所述第一电阻 作为所述放电晶体管的静电放电保护电阻；以及

第二电阻，具有直接连接所述输出端的第一端与耦接所述接地电压的第二 端。

11.如权利要求10所述之电压调节器，其特征在于，在关机模式期间，所 述放电晶体管根据所述第一控制信号将所述输出端的电压拉至所述接地电压， 以及所述差动放大器被断开使得所述输出晶体管相应地被断开。

12.如权利要求10所述之电压调节器，其特征在于，所述电压调节器是低 压差调节器。

13.如权利要求10所述之电压调节器，其特征在于，所述输出晶体管是 PMOS晶体管，以及所述放电晶体管是NMOS晶体管。