[发明专利]半导体集成电路

说明书

技术领域

本发明涉及一种半导体集成电路，该半导体集成电路在其整体的通常动作(实际动作)时和对电路动作是否正常进行确认的测试模式下，能够向外部输出信号。

背景技术

近年来，随着半导体集成电路的微小化发展，半导体芯片的尺寸变得越来越小，影响电路规模的端子(输入输出端子)数量也从而受到限制。

因此，在半导体集成电路上不容易设置多个在电路正常动作时并不需要的端子，例如，对电路动作是否正常进行确认的测试电路的测试端子、或者对电路动作是否正常进行监测的监测电路的监测端子等。

对此，专利文献1(日本国专利申请公开特开平10-221408号公报，1998年8月21日公开)揭示了一种利用较少的外部输出端子进行分割测试的测试电路。该测试电路，在其各电路块之间的配线上分别配置多路器(multiplexer)，并通过提供预定的控制信号，可用1个外部输出端子进行电路的分割测试。

在表示电路动作是否正常的确认结果的信号为数字信号(编码信号)且由测试电路输出的情况下，为了向外部输出用于表示该确认结果的信号，需要设置与该数字信号的位数相同数量的信号线。举其中一例，例如将4位的数字信号作为表示上述确认结果的信号向外部输出时，则需要4条信号线。

在此，针对1条信号线必须设置1个外部输出端子(测试端子)。因此，在专利文献1所揭示的测试电路中，向外部输出作为表示上述确认结果的信号的多位数字信号时，外部输出端子会增多。

另外，就专利文献1所揭示的测试电路来说，由于有必要对测试电路本身的结构进行改进，因此相较于周知的测试电路，无法避免测试电路结构的复杂化。

如上所述，专利文献1所揭示的技术存在不适于半导体集成电路的微小化的问题。

发明内容

本发明鉴于上述问题而开发的，其目的在于提供一种适于微小化的半导体集成电路。

为了实现上述目的，本发明的半导体集成电路具备对电路动作是否正常进行确认并输出表示该确认结果之编码信号的测试电路，其特征在于，还具备将上述测试电路输出的编码信号转换成模拟信号将该模拟信号输出到外部的模拟转换电路。

根据上述构成，模拟转换电路将由测试电路输出的、并表示电路动作是否正常的确认结果的编码信号转换成模拟信号，即，将2值的数字信号转换成模拟信号，其2值的数字信号的值被转换成多值，并向外部输出该模拟信号。因此，能够将多位的数字信号(多种类的编码信号)转换成1种模拟信号，并将其输出到外部。由此，在本发明所提供的半导体集成电路中，能够削减由测试电路输出表示确认结果的信号时所需的输出端子数。

另外，根据上述结构，无需特意改进测试电路本身的结构也能削减由测试电路输出表示确认结果的信号时所需的输出端子数，因此可使用周知的测试电路，并且能够避免测试电路结构的复杂化。

因此，本发明所提供的半导体集成电路适于微小化要求。

综上所述，本发明所提供的半导体集成电路具备：对电路动作是否正常进行确认并输出表示该确认结果的编码信号的测试电路、以及用于将上述测试电路所输出的编码信号转换为模拟信号并将该模拟信号输出到外部的模拟转换电路。

因此，可实现半导体集成电路的微小化需求。

附图说明

图1是表示本发明一实施方式所提供的半导体集成电路的概略结构的框图。

图2是表示数字模拟转换电路的具体电路结构的一个示例图。

图3是表示数字模拟转换电路的具体电路结构的其他示例图。

图4是表示本发明其他实施方式所提供的半导体集成电路的概略结构的框图。

图5是表示图4所示的半导体集成电路的变形例所涉及的半导体集成电路概略结构的框图。

图6是表示本发明又一其他实施方式所提供的半导体集成电路的概略结构的框图。

图7是表示在本发明所提供的半导体集成电路中省略掉测试电路后的概略结构的框图。

图8是表示本发明的前提技术所涉及的半导体集成电路的概略结构的框图。

图9a是表示数据锁存电路的具体电路结构的一个示例图。

图9b是表示数据锁存电路的具体电路结构的其他示例图。

图10是表示在使用图2所示的DA转换电路的情况下根据待机信号停止DA转换电路动作的具体电路结构的一个示例图。

图11是表示在使用图3所示的DA转换电路的情况下根据待机信号停止DA转换电路动作的具体电路结构的一个示例图。

符号说明

1、2      电路块(电路)

3         测试电路

4         外部输出端子