[发明专利]用于在沟槽下形成PN嵌位区的结构和方法

权利要求书

1.一种包括整流器的结构，所述结构包括：

第一导电类型的半导体区；

沟槽，延伸至所述半导体区；

电介质层，衬于每个沟槽的相对侧壁，但是沿着每个沟槽 的底部是不连续的；

第二导电类型的硅区，沿着每个沟槽的底部延伸并与所述 半导体区形成PN结，其中，所述第二导电类型与所述第一导 电类型相反；

掺杂衬层，衬于每个沟槽的底部和所述电介质层上，所述 掺杂衬层与沿着每个沟槽的底部的所述硅区直接接触，所述掺 杂衬层通过所述电介质层与所述半导体区分离；

填充材料，填充每个沟槽；以及

互连层，在所述半导体区上延伸并与所述掺杂衬层直接接 触，其中，所述互连层与相邻沟槽之间的半导体区的台地表面 相接触以在其间形成肖特基接触。

2.根据权利要求1所述的结构，进一步包括：氧化层，使所述掺 杂衬层与所述填充材料分隔开。

3.根据权利要求1所述的结构，其中，所述掺杂衬层包括外延生 长的硅。

4.根据权利要求1所述的结构，其中，所述掺杂衬层包括多晶硅。

5.根据权利要求1所述的结构，其中，所述填充材料包括多晶硅。

6.根据权利要求1所述的结构，其中，所述半导体区包括在衬底 上延伸的外延层，所述衬底的掺杂浓度比所述外延层的掺杂浓 度高。

7.根据权利要求6所述的结构，其中，所述沟槽延伸到所述外延 层中并终止在所述外延层内。

8.根据权利要求6所述的结构，其中，所述沟槽延伸通过所述外 延层并终止在所述衬底内。

9.根据权利要求1所述的结构，其中，所述整流器包括一个或多 个肖特基区，并且所述结构进一步包括一个或多个FET区， 其中，在所述一个或多个FET区中，所述电介质层衬于每个 沟槽的相对侧壁和底部，而所述掺杂衬衬于所述电介质层上， 所述掺杂衬层通过所述电介质层与所述半导体区隔离。

10.根据权利要求9所述的结构，进一步包括：

在一个或多个FET区中：

所述半导体区中的所述第二导电类型的体区；以及

相邻于每个沟槽的体区中的所述第一导电类型的源 区，其中，在所述一个或多个FET区中所述互连层与所 述源区相接触而通过电介质盖与所述掺杂衬层相隔离。

11.一种包括整流器的结构，所述结构包括：

第一导电类型的半导体区；

沟槽，延伸至所述半导体区；

电介质层，衬于每个沟槽的下方侧壁，但沿着每个沟槽的 底部是不连续的；

第二导电类型的硅区，沿着每个沟槽的底部延伸并与所述 半导体区形成PN结，其中，所述第二导电类型与所述第一导 电类型相反；

每个沟槽的底部部分中的屏蔽电极，所述屏蔽电极与所述 硅区直接接触；

所述屏蔽电极上的栅电极；以及

在所述半导体区上延伸并与所述屏蔽电极电接触的互连 层，其中，所述互连层与相邻沟槽之间的半导体区的台地表面 相接触以在其间形成肖特基接触。

12.根据权利要求11所述的结构，进一步包括：

在所述屏蔽电极和所述栅电极之间延伸的电极间电介质。

13.根据权利要求11所述的结构，其中，所述屏蔽电极与所述栅 电极直接接触。

14.根据权利要求11所述的结构，其中，所述栅电极与所述互连 层电接触。

15.根据权利要求11所述的结构，其中，所述电介质层沿着每个 沟槽的下方侧壁的厚度大于所述电介质层沿着每个沟槽的上 方侧壁的厚度。