[发明专利]高密度反熔丝半导体存储器

说明书

技术领域

本发明涉及集成电路，特别涉及半导体存储器和可编程逻辑器件。

背景技术

不挥发可编程半导体存储器在电子技术领域应用甚广，不挥发指的是存储器在掉电后仍然能保存数据，一次性可编程指的是存储器可在出厂后由用户对存储器进行一次数据写入，而后该数据不可修改。

专利号为6215140的美国专利披露了利用电容两极板间的二氧化硅介质击穿来存储数据的原理，在该发明中，字线和位线的交叉处串接有一个电容和一个二极管，当电容两极板间的二氧化硅介质被击穿后，字线和位线间存在电流通路，该交叉点代表存储了数据1，而在没有被击穿二氧化硅介质的完整电容及二极管所构成的交叉点上，字线和位线间不存在电流通路，该交叉点代表存储了数据0。

专利申请号为01129151.6的中国专利“利用超薄介质击穿现象的半导体存储器单元和存储器阵列”披露了利用普通的CMOS工艺实现不挥发一次性可编程半导体存储器的技术。该技术的基本原理如图1所示：需要编程时，B端加高电平让T1开启，同时在A端加高电压使T0击穿。读数据时，A端加高电平，B端加适当电平，使T1呈亚阈值状态，若T0已被击穿，击穿后的T0呈电阻特性，其阻值比T1小一个数量级以上，所以A端电压主要降在T1上，输出端D呈高电平‘1’，若T0没被击穿，呈电容特性，阻值非常大，比T1大2个数量级以上，A端电压主要降在T0上，输出端D呈低电平‘0’。这样，通过T0击穿与否就实现了逻辑‘1’和‘0’的存储。

在该技术中，存储数据的载体是电容，电容是用普通CMOS工艺实现的，实现方法是利用普通MOS管的栅作为电容的一个极板，超薄的栅氧化层作为电容介质，MOS管的源或漏端作为电容的另一个极板，如图2所示。

现有技术的不足之处在于，对硅片的利用率不高，不利于IC的集成化。

发明内容

本发明所要解决的技术问题是，提供一种高密度反熔丝半导体存储器，该存储器利用普通的EEPROM/Flash工艺，充分利用有限的硅片面积，实现高密度的不挥发一次性可编程半导体数据存储。

本发明解决所述技术问题采用的技术方案是：

一种高密度反熔丝半导体存储器，包括多个存储单元，每个存储单元由MOS管和存储电容构成，其特征在于，部分或者全部存储电容构成多个电容组；每个电容组由共用一个公共极板的3个或更多存储电容组成。

具体的说，每个电容组的3个或更多个存储电容由带有浮栅的EEPROM/Flash结构形成，浮栅为公共极板。

本发明的有益效果是，充分的利用了硅片的有限面积，除了利用浮栅和源级、漏级及浮栅下的栅氧构成电容外，还利用控制栅、浮栅及二者间的介质构成另外的一个或多个电容，而该电容由于叠在浮栅之上，并不占用硅片面积，而该电容的引入不会带来额外的电路开销，不会增加新的硅片面积，从而提高了不挥发一次性可编程半导体存储器的密度。

以下结合附图和具体实施方式对本发明作进一步的说明。

附图说明

图1、2是现有技术的原理图。

图3是EEPROM/Flash的双层栅原理图。

图4、图5是本发明的原理图。

图6是本发明编程状态示意图。

具体实施方式

EEPROM/Flah(电可擦除存储器/闪存)采用双层栅(二层poly)结构，主要结构如图3所示。其基本原理是，浮栅中没有电子注入时，在控制栅加电压时，浮栅中的电子跑到上层，下层出现空穴。由于感应，便会吸引电子，并开启沟道。如果浮栅中有电子的注入时，即加大的管子的阈值电压，沟道处于关闭状态，存储逻辑‘0’，如果浮栅中没有电子注入时，沟道处于开启状态，存储逻辑‘1’。这样就实现了数据存储功能。

在EEPROM/Flash工艺中，采用了双层栅(二层poly)工艺，即图3所示的控制栅和浮栅，本发明利用EEPROM/Flash工艺这种特点，在相同的一个MOS管硅片面积上可多制作出一个或多个电容，从而实现比申请号为01129151.6的中国专利更高密度的不挥发一次性可编程半导体存储器。

在本发明中，除了利用浮栅和源级、漏级及浮栅下的栅氧构成电容外，还利用控制栅、浮栅及二者间的介质构成另外的一个或多个电容，而这个/这些电容由于叠在浮栅之上，并不占用硅片面积，而该电容的引入不会带来额外的电路开销，不会增加新的硅片面积，从而提高了不挥发一次性可编程半导体存储器的密度，这正是利用EEPROM/Flash工艺制作不挥发一次性可编程半导体存储器的优势。