[发明专利]一种沟槽MOSFET

说明书

技术领域

本发明涉及一种半导体功率器件的单元结构和器件构造及工艺制造方法。特别涉及一种具有改进的雪崩击穿特性的沟槽MOSFET(金属氧化物半导体场效应晶体管)的结构及其利用三层掩模板的制造方法。

背景技术

美国专利公开号US.6,888,196公开了一种沟槽MOSFET的结构及制造方法，如图1A所示。该沟槽MOSFET的结构包括：N+导电类型的衬底100；N导电类型的外延层102；多个沟槽栅105；P导电类型的体区103以及N+导电类型的源区104。其中，源区104是经源区掩模板定义后，由离子注入和随后的扩散形成，如图1B所示。因此，源区104在沿着外延层102表面的方向上具有相同的掺杂浓度和相同的结深(如图1A中D_s所示)，这会导致在UIS(UnclampedInductance Switching)测试中产生失效点，如图1C所示。该图为图1A中所示的沟槽MOSFET单元结构的源区104和沟槽源体接触区106的俯视图，R_bc为沟槽源体接触区106到单元拐角处的电阻，R_be为沟槽源体接触区106到单元边缘处的电阻。由于沟槽源体接触区106到单元拐角处的距离大于其到单元边缘处的距离，因而R_bc的阻值大于R_be的阻值，这就会导致在UIS测试中在单元拐角处产生失效点。

另一方面，在封闭单元结构的拐角处会寄生NPN双极性晶体管，如图1A所示。当存在外加电压的时候，该NPN双极性晶体管很容易导通，从而使得器件的雪崩击穿特性进一步变差。

发明内容

本发明克服了现有技术中存在的一些缺点，提供了一种改进了的沟槽MOSFET结构，从而提高了沟槽MOSFET器件的雪崩击穿特性。

根据本发明的实施例，提供了一种沟槽MOSFET器件，包括：

(a)第一导电类型的衬底；

(b)衬底上的第一导电类型的外延层，该外延层的多数载流子浓度低于衬底；

(c)在所述外延层中的多个沟槽，包括位于有源区的多个第一沟槽和至少一个第二沟槽，该第二沟槽用于形成与栅金属相连的沟槽栅；

(d)第一绝缘层，例如氧化物层，衬于所述沟槽中；

(e)导电区域，例如多晶硅区域，位于靠近第一绝缘层的所述沟槽中；

(f)第二导电类型的体区，该体区位于所述外延层的上部分；

(g)第一导电类型的源区，该源区位于所述体区的上部分，与所述沟槽相邻，该源区的多数载流子浓度高于所述外延层，且其浓度沿所述外延层表面从源体接触沟槽向沟道区呈现高斯分布，该源区的结深从源体接触沟槽向沟道区逐渐变浅。

(h)第二绝缘层，位于所述外延层表面之上；

(i)沟槽源体接触区，形成于所述源体接触沟槽中，穿过所述第二绝缘层、所述源区，并延伸如所述体区，用以将所述源区、所述体区连接至栅金属；

(j)沟槽栅接触区，形成于栅接触沟槽中，穿过所述第二绝缘层并延伸入所述第二沟槽中的导电区域。

在一些优选的实施例中，所述沟槽MOSFET中源体接触沟槽的侧壁垂直于所述外延层的表面。

在一些优选的实施例中，所述沟槽MOSFET中源体接触沟槽的侧壁位于所述体区的部分与相邻的外延层表面之间的夹角大于90度。

在一些优选的实施例中所述沟槽MOSFET中源体接触沟槽的侧壁位于所述源区和所述体区的部分与相邻的外延层表面之间的夹角大于90度。

在一些优选的实施例中，所述源体接触沟槽内衬有一层势垒层，并在该势垒层上填充以金属，例如钨插塞或者源区金属。

在一些优选的实施例中，所述沟槽MOSFET包括终端区，例如由多个悬浮沟槽环(floating trench ring)构成的终端区。

在一些优选的实施例中，所述沟槽MOSFET优选地包括第二导电类型的体接触区，该体接触区位于体区内，且多数载流子浓度高于所述体区。更优选地，该体接触区包围所述源体接触沟槽的底部。

在一些优选的实施例中，所述第二绝缘层包括未掺杂的SRO层和其上的BPSG层或PSG层。更优选地，所述沟槽源体接触区和所述沟槽栅接触区上方的BPSG或PSG层中的宽度大于BPSG或PSG层以下的宽度。

在一些优选的实施例中，所述第一绝缘层在各个沟槽中沿沟槽侧壁的厚度小于或等于沿沟槽底部的厚度。

根据本发明的另一个方面，提供了一种形成沟槽MOSFET器件的方法，该方法包括：

(a)提供第一导电类型的衬底；