[发明专利]显示装置及显示装置的制造方法

说明书

技术领域

本发明涉及用薄膜晶体管(TFT)进行像素的显示控制的显示装 置及显示装置的制造方法。

背景技术

对于改善用非晶硅(a-Si)形成的薄膜晶体管的电气特性等性能之 课题，迄今一直在进行研究。例如，为了获得所期望的电气特性，在 一边沿用通过尽量维持用非晶硅形成的薄膜晶体管结构而设计的制 造工艺、一边增大硅晶体粒径来改善电子迁移率等的方向上进行着研 究。

特开平5-55570号公报就是这样的技术之一例，图6表示具有与特 开平5-55570号公报中所述的相同的底栅结构的薄膜晶体管。如该图6 所示，特开平5-55570号公报中，基于显示装置制造上的理由，多晶硅 (p-Si)被层叠在非晶硅的下侧。

来看图6所示的薄膜晶体管，导通电流在电子迁移率大的多晶硅 层SP中流动，但截止电流成为问题。这是因为，栅电极GT上一旦加 上负电压，就会在多晶硅层SP上诱导出空穴，而漏电极DT及源电极 ST与多晶硅层SP之间没有势垒，因此基于空穴的电流照样会流向漏电 极DT及源电极ST。

因而，本申请发明人首先研究了图7所示的结构。如图7所示，通 过用将多晶硅层SP和非晶硅层SA与杂质一起在非晶硅上成膜的硅掺 杂层(Doped-Si)DS覆盖，防止空穴的通过从而抑制截止电流。但是， 多晶硅层SP和漏电极DT及源电极ST之间经由硅掺杂层DS连接，由于 该连接部分狭窄而接触电阻大，导通电流不充分。

因而，本申请发明人研究了图8所示的结构。为了使图7的结构中 的导通电流增大，如图8所示，将漏电极DT及源电极ST和半导体膜S 之间的连接部分扩大来使接触电阻降低。在该加工处理中，首先取代 非晶硅层SA而形成绝缘膜ES，使半导体膜S中未被绝缘膜ES覆盖的部 分与硅掺杂层DS接触。

但是，在图8所示的结构中，如图9A的表示栅极电压和漏极电流 特性的曲线所示，在漏极电压为1V时，导通电流可充分确保，且截止 电流也可抑制，但是在漏极电压为10V时，截止电流不能被抑制而有 漏电流流动。因此，必须将适用于薄膜晶体管的漏极电压限于例如5V 以下，要解决的课题是使漏极电压设于较高电压时的截止电流得到抑 制。

发明内容

本发明之目的在于提供设有这样的薄膜晶体管的显示装置及其 制造方法，对于该薄膜晶体管，一方面限制因制造工艺导致的成本上 升，通过增大硅晶体粒径来改善显示装置的薄膜晶体管中的电子迁移 率等，一方面又获得了合适的导通电流和截止电流。

用以解决上述课题的本发明的显示装置之特征在于，包括：在透 明基板的上侧层叠的栅电极；在上述栅电极的上侧层叠的、包含沟道 区和在夹着该沟道区的区域掺入杂质而形成2个杂质区的、通过该栅 电极发生的电场来控制源电极与漏电极间的电流的半导体膜；分别介 于上述源电极及上述漏电极与上述2个杂质区之间的、使它们欧姆接 触的2个欧姆接触层；以及在以成为上述半导体膜的大致中心的位置 为中心的该半导体膜的部分区域的上侧与上述半导体膜相接而层叠 的绝缘膜，上述半导体膜包含微晶硅或多晶硅而形成，上述2个杂质 区在上述半导体膜的上侧未形成上述绝缘膜部分的区域上形成，上述 2个欧姆接触层形成为分别将上述2个杂质区覆盖，上述源电极及上述 漏电极形成后分别将上述2个欧姆接触层覆盖。从而，在使用包含微 晶硅或多晶硅的半导体膜时，可通过设置杂质区而形成PN结来抑制截 止电流，同时通过在杂质区覆盖欧姆接触层来扩大与漏电极等接触的 面积，以确保充分的导通电流。

此外，上述显示装置中，根据上述源电极及上述漏电极的形状形 成上述2个杂质区的一部分，上述2个欧姆接触层各自按照上述源电极 及上述漏电极的形状而形成，从上述绝缘膜的一部分开始延伸，将上 述2个杂质区各自的上面和侧面覆盖。从而，有效率地形成欧姆接触 层和杂质区，截止电流被抑制，同时确保导通电流。

用以解决上述课题的本发明的显示装置的制造方法之特征在于 包括：栅电极层叠工序，在透明基板的上侧层叠栅电极；半导体膜层 叠工序，在上述栅电极的上侧包含微晶硅或多晶硅而层叠通过该栅电 极发生的电场来控制源电极及漏电极间的电流的半导体膜；杂质注入 工序，在上述半导体膜中注入杂质；以及电极形成工序，在上述源电 极及上述漏电极和注入上述杂质的区域之间形成使它们欧姆接触的2 个欧姆接触层，并且形成上述源电极和上述漏电极。