[发明专利]芯片封装结构及堆叠式芯片封装结构

说明书

技术领域

本发明是涉及一种多芯片封装结构，且特别是有关于一种芯片封装结构 及堆叠式芯片封装结构。

背景技术

多芯片封装结构(Multiple-chip package，MCP)一般用在需要高功率、 低能量损耗及小尺寸的多种应用上。事实上，可移动或可携式产品需要使用 具有多种功能且相当薄的封装结构。

现有技术采用一种具有凹陷的封装基板(凹陷基板)，以通过前述凹陷 容置芯片。如图1所示，现有技术具有一凹陷102的一芯片封装结构10主要 包括一载板100、一芯片110、多个导线120与一封装胶体130。载板100的 凹陷102可容纳芯片110，且芯片110通过多个导线120电性连接至载板100 的接垫106。封装胶体130覆盖芯片110并包覆导线120。然而，凹陷基板的 成本高，且前述凹陷的设计是挖入导线的布线区中的。

为节省较大的空间，可采用层叠封装(Package on package，PoP)结构， 其堆叠一顶封装于一底封装上。然而，随着堆叠的芯片数目持续增加且电子 元件的功能逐渐复杂化，降低芯片封装结构的总厚度相当重要。

发明内容

本发明提出一种堆叠式芯片封装结构，其芯片直接配置在未配置有芯片 垫与焊罩层的基板上，以有效降低堆叠式芯片封装结构的整体厚度。

本发明另提出一种芯片封装结构，具体为双面芯片封装结构，其芯片分 别配置于电路基板的双面的排除区内。双面芯片封装结构对于层叠封装相当 有用。

为具体描述本发明的内容，在此提出一种堆叠式芯片封装结构包括一第 一封装结构、一第二封装结构以及多个连接结构。第一封装结构可为一双面 封装结构，双面封装结构包括一多层基板，多层基板具有配置于基板的二相 对表面上的至少二电路层，且第一芯片与第二芯片分别配置在基板的二相对 表面上。此外，一焊罩层分别形成在基板的二相对表面，以覆盖第一电路层 与第二电路层。通过基板的表面上的电路层与焊罩层的设计，定义出容纳第 一芯片的一第一排除区以及容纳一第二芯片的一第二排除区。双面封装结构 还包括配置在基板两侧上的一封装胶体，且封装胶体暴露出围绕电路层的焊 球垫的焊罩层。

在本发明的一实施例中，连接结构可以为一焊球、一金凸块或一铜柱。

在本发明的一实施例中，第二封装结构可为一单芯片封装结构或一堆叠 式芯片封装结构。

为具体描述本发明的内容，在此还提出一种芯片封装结构，包括：

一基板，具有一基底与一第一电路层，该第一电路层配置于该基底的一 第一表面上，其中该第一电路层包括多个第一焊球垫与多个第一接触垫，该 第一电路层定义出一第一排除区；

一第一焊罩层，部分覆盖该第一电路层，并暴露出该第一排除区、所述 多个第一接触垫与所述多个第一焊球垫；

一第一芯片，配置于该基底的该第一表面上，并位于该第一排除区内， 并通过多条第一导线电性连接至该基板的所述多个第一接触垫；以及

一第一封装胶体，包覆该第一芯片与所述多个第一导线，并部分覆盖该 第一电路层与该第一焊罩层，且暴露出所述多个第一焊球垫与围绕所述多个 第一焊球垫的该第一焊罩层。

为具体描述本发明的内容，在此提出一种芯片封装结构包括一基板、一 第一焊罩层、一第一芯片以及一第一封装胶体。基板具有一基底与一第一电 路层，第一电路层配置于基底的一第一表面上，其中第一电路层包括多个第 一焊球垫与多个第一接触垫，第一电路层定义出一第一排除区。第一焊罩层 部分覆盖第一电路层，并暴露出第一排除区、第一接触垫与第一焊球垫。第 一芯片配置于基底的第一表面上，并位于第一排除区内，并透过多条第一导 线电性连接至基板的第一接触垫。第一封装胶体包覆第一芯片与第一导线， 并部分覆盖第一电路层与第一焊罩层，且暴露出第一焊球垫与围绕第一焊球 垫的第一焊罩层。

就本实施例的堆叠式芯片封装结构而言，由于芯片是配置在在基板的一 侧或两侧的凹陷的排除区内的，因此导线高度降低且模盖(mold-cap)较薄， 以大幅减少封装结构的厚度。当个别的封装结构的模具高度(mold height)降 低，可缩小连接球的尺寸或球距，而这将有利于高密度的立体堆叠式芯片封 装结构，并可避免翘曲问题(warpage issues)。

为让本发明的上述和其他特征和优点能更明显易懂，下文特举实施例， 并配合附图，作详细说明如下。

附图说明