[发明专利]具备具有电荷累积层和控制栅极的存储单元的半导体装置及其数据写入方法

权利要求书

1.一种半导体装置，具备：

非易失性半导体存储器(11)，其具有具备可以保持2比特以上的数据的多个存储单元的第1存储块(BLK1)和具备可以保持1比特的数据的多个存储单元的第2存储块(BLK2)，并可以对于上述第1、第2存储块(BLK1、BLK2)以作为多个上述存储单元的集合的页为单位编程数据，在上述第1存储块(BLK1)中，上述页按可以保持的上述数据的每比特分配，且每比特所需要的写入时间不同；和

控制器(12)，其向上述非易失性半导体存储器(11)供给从主机设备(2)接收到的写入数据，并将向上述第1存储块(BLK1)或第2存储块(BLK2)的上述写入数据的编程，按上述每页指示给上述非易失性半导体存储器(11)，上述控制器(12)，在上述写入数据的尾页相当于上述写入所需要的时间为最长的比特的情况下，对于上述非易失性半导体存储器(11)在上述第2存储块(BLK2)的任一页执行关于该数据的编程。

2.根据权利要求1所述的半导体装置，其中：

上述控制器(12)，使上述页单位的数据及对上述第1存储块(BLK1)内的任一页进行指定的第1行地址(RA1)，对于上述非易失性半导体存储器(11)可以传送，且可以发布已传送的上述第1行地址(RA1)的改变指令(INST_RA)和对上述第2存储块(BLK2)内的任一页进行指定的第2行地址(RA2)；

上述控制器(12)，在相当于上述尾页的上述第1行地址(RA1)相当于上述写入所需要的时间为最长的比特的情况下，在上述数据及上述第1行地址(RA1)的传送之后，接着发布上述改变指令(INST_RA)及上述第2行地址(RA2)并向上述非易失性半导体存储器(11)供给；

上述非易失性半导体存储器(11)，在未发布上述改变指令(INST_RA)时对于与上述第1行地址(RA1)对应的第1页执行上述编程，并在发布了上述改变指令(INST_RA)时对于与上述第2行地址(RA2)对应的第2页执行上述编程。

3.根据权利要求2所述的半导体装置，其中：

上述非易失性半导体存储器(11)，在上述第2页执行了上述编程之后，将在上述第2页所编程的数据复制到上述第1页。

4.根据权利要求3所述的半导体装置，其中：

上述非易失性半导体存储器(11)还具备：缓冲电路(32、33)，其可以以上述页为单位进行与上述控制器(12)之间的数据的收发且可以保持1页量的数据；

在编程时，将从上述控制器(12)传送到上述缓冲电路(32、33)的数据，编程于上述存储单元；

上述非易失性半导体存储器(11)，在将上述第2页的上述数据复制到相当于上述第1行地址(RA1)的页时，采用在上述第2页执行编程时传送到上述缓冲电路(32、33)的数据，执行对于第1页的编程。

5.根据权利要求1所述的半导体装置，还具备：

第1总线(15)，其对上述非易失性半导体存储器(11)和上述控制器(12)之间进行连接；

其中，上述第1总线(15)的总线宽度，比对上述控制器(12)和上述主机设备(2)之间进行连接的第2总线(14)的总线宽度宽。

6.一种半导体装置，具备：

非易失性半导体存储器(11)，其具有各自具备可以保持数据的多个存储单元的第1、第2存储块(BLK1、BLK2)，并可以对于上述第1、第2存储块(BLK1、BLK2)以页为单位编程数据，上述第1存储块(BLK1)，写入速度因页而异；和

控制器(12)，其对于上述非易失性半导体存储器(11)供给写入数据，并对向上述第1存储块(BLK1)或第2存储块(BLK2)的该写入数据的编程进行指示，上述控制器(12)，在上述写入数据的尾页相当于在上述第1存储块(BLK1)中上述写入速度最慢的页的情况下，对上述非易失性半导体存储器(11)进行指示，以在上述第2存储块(BLK2)编程该数据。