[发明专利]经由第二链路观测内部链路有效
申请号: | 200910165766.4 | 申请日: | 2009-08-13 |
公开(公告)号: | CN101651134A | 公开(公告)日: | 2010-02-17 |
发明(设计)人: | S·伊斯拉姆;J·米切尔 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L25/00 | 分类号: | H01L25/00;H01L23/52;H01L23/48 |
代理公司: | 永新专利商标代理有限公司 | 代理人: | 王 英;刘炳胜 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 经由 第二 观测 内部 | ||
1.一种用于经由外部链路发送封装内通信的装置,包括:
封装,包括:
第一硅核,用于对数据执行操作,所述第一硅核包括第一接口和 第二接口,其中,所述第一接口用于所述封装与外部链路之间的通信, 所述第二接口用于经由封装内链路的、在所述第一硅核与所述封装内 的第二硅核之间的通信;
所述第二硅核,其包括第三接口,用于经由所述封装内链路的、 在所述第一硅核与所述第二硅核之间的通信,其中,所述第一硅核将 所述封装内链路上的封装内通信经由所述外部链路从所述封装发送;
并且其中,所述第一硅核包括测试控制器,用于启动所述封装内 通信的发送。
2.根据权利要求1所述的装置,其中所述第一硅核还包括:
第一多路复用器,其具有耦合到所述第二接口的发送部分的第一输入 和耦合到所述第二接口的接收部分的第二输入;以及
第二多路复用器,其具有耦合到所述第一多路复用器的输出的第一输 入和耦合到所述第一接口的第二输入,所述第一和第二多路复用器由所述 测试控制器控制。
3.根据权利要求2所述的装置,其中,所述第一接口在第一时钟域以 第一时钟速率工作,所述第二接口在第二时钟域以第二时钟速率工作。
4.根据权利要求3所述的装置,其中,所述测试控制器用于使所述第 一多路复用器以所述第二时钟速率输出所述封装内通信,以使得以所述第 一时钟速率经由所述外部链路来发送第一数据和第二数据,其中,所述第 一数据是以所述第二时钟速率从所述第一硅核发送到所述第二硅核的,所 述第二数据是在所述第一硅核内以所述第二时钟速率从所述第二硅核接收 的。
5.根据权利要求4所述的装置,其中以交织的方式发送所述第一数据 和所述第二数据。
6.根据权利要求4所述的装置,其中,所述第一数据和所述第二数据 包括测试模式的测试数据,并且其中,如果未启动所述测试模式,那么所 述测试控制器使所述第二多路复用器经由所述外部链路来发送系统数据。
7.一种用于经由外部链路发送数据的方法,包括:
在以第一时钟速率工作的第一时钟信号的第一时钟周期期间,选择第 一数据以从选择器输出,其中,所述第一数据是在多芯片封装的第一硅核 内经由封装内链路从所述多芯片封装的第二硅核接收的,并且所述第一数 据是经由所述封装内链路以第二时钟速率接收的;
在所述第一时钟信号的第二时钟周期期间,选择从所述第二硅核发送 到所述第一硅核的第二数据以从所述选择器输出;以及
经由外部链路,以所述第一时钟速率,从所述多芯片封装发送所述第 一数据和所述第二数据。
8.根据权利要求7所述的方法,还包括在所述多芯片封装的测试模式 中发送所述第一数据和所述第二数据。
9.根据权利要求8所述的方法,还包括:如果未启动所述测试模式, 那么经由所述外部链路以所述第一时钟速率来发送所述第一硅核的系统数 据。
10.根据权利要求7所述的方法,还包括:根据所述第二时钟速率在 所述第一硅核的弹性缓冲器中存储所述第一数据,并且根据所述第一时钟 速率从所述弹性缓冲器中读取所述第一数据。
11.根据权利要求10所述的方法,还包括:根据所述第一时钟速率从 所述弹性缓冲器向所述选择器输出所述第一数据。
12.根据权利要求7所述的方法,还包括:
控制所述选择器,以使得以交织的方式从所述选择器输出所述第一数 据和所述第二数据;以及
在所述多芯片封装的测试模式中,控制耦合到所述选择器的第二选择 器以输出所述第一和第二数据,否则,控制所述第二选择器以输出所述第 一硅核的系统数据。
13.根据权利要求7所述的方法,还包括:使用所述第一硅核的测试 控制器来选择所述第一数据和所述第二数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910165766.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类