[发明专利]半导体集成电路

权利要求书

1.一种半导体集成电路，包括： 

连接至一条字线的K个存储器单元，其中K是大于或者等于2的自然数； 

K个传感放大器电路，所述K个传感放大器电路分别连接至所述存储器单元并且被划分为N个组，其中N是大于或者等于2的自然数；以及 

N个数据反转处理电路，所述N个数据反转处理电路分别接收从所述N组传感放大器电路读出的数据，其中 

在第一组传感放大器电路终止操作之后，不同于所述第一组的第二组传感放大器电路进行操作，并且在第 N组传感放大器电路进行操作之前接下来的传感放大器电路顺序地进行操作，并且 

所述N个数据反转处理电路中的每一个基于从所述组的传感放大器电路中的每一个读出的数据执行数据反转处理，并且将所述数据输出至所述数据反转处理电路中的每一个的输出端子，其中 

假定K/N＝P，其中P是自然数， 

当所述数目P是奇数时，通过P表示连接至所述N个组中的每一个的存储器单元的数目，并且 

当所述数目P是偶数时，通过P-1和P+1中的一个表示连接至所述N个组中的每一个的存储器单元的数目，并且连接至P-1个存储器单元的组的数目等于连接至P+1个存储器单元的组的数目。 

2.根据权利要求1所述的半导体集成电路，其中 

当所述输出端子的端子电平是“H”电平时，所述数据反转处理电路中的每一个执行所述数据反转处理，使得在从所述传感放大器电路中的每一个读出的数据中具有逻辑值“1”的位的数目大于具有逻辑值“0”的位的数目，并且 

当所述输出端子的端子电平是“L”电平时，所述数据反转处理电路中的每一个执行所述数据反转处理，使得在从所述传感放大器电路 中的每一个读出的数据中具有逻辑值“0”的位的数目大于具有逻辑值“1”的位的数目。 

3.根据权利要求1所述的半导体集成电路，其中所述数据反转处理电路中的每一个具有当所述数据中的每一个被反转时生成表示数据被反转的反转信号的功能。 

4.根据权利要求3所述的半导体集成电路，其中所述反转信号被传送到不同于所述输出端子的N个输出端子中的每一个。 

5.根据权利要求1所述的半导体集成电路，其中在所述N个组中连接至奇数的存储器单元的组的数目大于连接至偶数的存储器单元的组的数目。 

6.根据权利要求1所述的半导体集成电路，进一步包括字线驱动器电路，所述字线驱动器电路连接至所述字线， 

其中连接至所述第一组传感放大器的存储器单元被布置在比连接至所述第二组传感放大器电路的存储器单元更接近于所述字线驱动器电路的一侧。