[发明专利]半导体器件和制造半导体器件的方法

说明书

技术领域

本发明涉及半导体器件和制造半导体器件的方法。

背景技术

传统地，已知存在具有超结结构的横向场效应晶体管(参见US7,023,050、US 7,202,526、US 7,105,387(称作“专利文件1至3”)和Proceedings of the 17International Symposium on power SemiconductorDevices & IC’s，May 23to 26，2005(2005年5月23日至26日在第17届功率半导体器件和集成电路国际研讨会会议论文集)上由S.Iwamoto、K.Takahashi、H.Kuribayashi、S.Wakimoto、k.Mochizuki和H.Nakazawa所著的名为“Above 500V class Superjunction MOSFETs fabricated bydeep trench etching and epitaxial growth”的文章(下文中，称作非专利文件1))。

图17是示出横向场效应晶体管结构的平面图。在图17中，示出了半导体器件10的半导体衬底22和栅电极24的表面结构。半导体器件10包括p型沟道区12、p型杂质扩散区14、n型源区16a、n型漏区16b以及设置在沟道区12和漏区16b之间的漂移区18。漂移区18具有超结结构，在该超结结构中，n型柱20a和p型柱20b沿着栅电极24的栅宽度方向以规则的间隔交替布置。

如上所述的超结结构使得n型柱20a和p型柱20b在预定电场中能够完全耗尽，由此具有超结结构的晶体管的电场与没有超结结构的晶体管的电场相比更缓和(mitigated)。因此，即使当衬底表面的杂质浓度设置得高时，也实现了高的耐压(withstanding voltage)特性。

本发明的发明者已经认识到如下问题。传统上，已经存在形成漂移区18的超结结构的制造步骤较复杂的问题。即，例如，如非专利文件1中所描述的，在具有一个导电类型的衬底中形成沟槽，并且通过外延生长形成具有相反导电类型的柱。

另外，当形成漂移区18时，必须考虑相对于栅电极24的对准误差。因此，如图17中箭头所示，需要增加栅电极24和漂移区18之间的余量，这造成了器件面积变大的问题。此外，对准误差会造成在耐压、操作过程中的电阻等方面的特性波动。

发明内容

根据本发明的一方面，提供了一种包括场效应晶体管的半导体器件，其包括：衬底；栅电极，所述栅电极形成在所述衬底的沟道区上；第一导电类型源区和第一导电类型漏区，所述第一导电类型源区和所述第一导电类型漏区在所述衬底表面的上方，且所述第一导电类型源区形成在所述沟道区的一侧，所述第一导电类型漏区形成在所述沟道区的另一侧；以及漂移区，所述漂移区设置在所述沟道区和所述漏区之间并且具有超结结构，在所述超结结构中，第一导电类型杂质扩散区和第二导电类型杂质扩散区沿着所述栅电极的栅宽度方向以恒定宽度的规则间隔交替布置，其中，从平面图来看，所述栅电极形成为梳状结构，所述梳状结构包括覆盖所述漂移区的所述第二导电类型杂质扩散区的梳齿。

根据本发明的另一方面，提供了一种制造半导体器件的方法。该方法包括形成场效应晶体管，所述形成所述场效应晶体管包括：在衬底的沟道区上形成梳状的栅电极，所述栅电极包括沿着栅长度方向在所述沟道区的至少一侧的梳齿，所述衬底具有在上形成有第二导电类型区域的表面；使用栅电极作为掩模，将第一导电类型杂质离子注入到所述衬底中，并且在所述栅电极的所述梳齿之间的区域中形成第一导电类型杂质扩散区，由此形成具有超结结构的漂移区，在所述超结结构中，所述第一导电类型杂质扩散区和第二导电类型杂质扩散区沿着所述栅电极的栅宽度方向以恒定宽度的规则间隔交替布置；以及将所述第一导电类型杂质离子注入到所述衬底的所述沟道区的两侧，由此沿着所述栅长度方向，在所述沟道区的一侧形成第一导电类型漏区并且在所述沟道区的另一侧形成第一导电类型源区。

根据上述结构，场效应晶体管包括梳状的栅电极，并且因此可以使用栅电极作为掩模以自对准方式形成漂移区。因此，栅电极和漂移区之间的距离可以由栅电极的形状来限定。与漂移区独立于栅电极形成的情况相比，不需要提供余量，否则在考虑到对准误差时要形成所述余量，由此可以防止器件面积不必要地增大。此外，没有造成对准误差，因此可以防止耐压、操作过程中的电阻等的特性波动。

应该注意的是，本发明的有效模式包括以上提及组件的任意组合，以及根据本发明表达方式的方法和器件之间的替换。