[发明专利]半导体装置及制造具有金属栅极堆叠的半导体装置的方法

权利要求书

1.一种制造具有金属栅极堆叠的半导体装置的方法，包括：

于一半导体基底上形成一高介电常数介电材料层；

于该高介电常数介电材料层上形成一第一金属层；

于该第一金属层上形成一硅层；

图案化该硅层、第一金属层及高介电常数介电材料层以形成具有一栅极长度小于50nm的栅极堆叠；以及

进行硅化工艺以将该硅层完全转变成一硅化电极。

2.如权利要求1所述的制造具有金属栅极堆叠的半导体装置的方法，其中该进行该硅化工艺的步骤包括：

于该硅层上形成一第二金属层；

进行一退火步骤使该硅层与该第二金属层反应以形成一硅化层；以及

移除未反应的该第二金属层。

3.如权利要求1所述的制造具有金属栅极堆叠的半导体装置的方法，其中该形成该第一金属层的步骤包括：

于该高介电常数介电材料层上形成一盖层膜；以及

于该盖层膜上形成一金属层膜。

4.如权利要求1所述的制造具有金属栅极堆叠的半导体装置的方法，还包括：

在该图案化该硅层、第一金属层及高介电常数介电材料层的步骤后，于该栅极堆叠的侧壁上形成一介电层；

之后，于该半导体基底中形成一轻掺杂漏极元件；

之后，于该介电层的侧壁上形成一间隙壁；以及

之后，形成一源极及漏极。

5.如权利要求1所述的制造具有金属栅极堆叠的半导体装置的方法，还包括在该形成该高介电常数介电材料层的步骤之前，于该半导体基底上形成一界面层。

6.如权利要求1所述的制造具有金属栅极堆叠的半导体装置的方法，还包括：

于该半导体基底上形成一层间介电材料层；以及

对该半导体基底进行一化学机械研磨工艺。

7.如权利要求1所述的制造具有金属栅极堆叠的半导体装置的方法，还包括：

于该硅层上形成一硬掩模层；以及

之后，在该图案化以形成该栅极堆叠的步骤前图案化该硬掩模层。

8.如权利要求7所述的制造具有金属栅极堆叠的半导体装置的方法，还包括在该进行该硅化工艺的步骤前移除该硬掩模层。

9.一种制造具有金属栅极堆叠的半导体装置的方法，包括：

于一半导体基底上形成一栅极堆叠；

于该半导体基底中形成一源极及漏极；

于该源极及漏极上形成一第一硅化层；

于该半导体基底上形成一层间介电材料层；

对该半导体基底进行一化学机械研磨工艺；以及

之后，于该栅极堆叠上形成一第二硅化层。

10.如权利要求9所述的制造具有金属栅极堆叠的半导体装置的方法，其中该形成该第二硅化层的步骤包括：

于该栅极堆叠上沉积一金属层；

对该基底进行退火步骤以使该金属层与该栅极堆叠的一硅层反应；以及

自该基底移除未反应的该金属层。

11.如权利要求9所述的制造具有金属栅极堆叠的半导体装置的方法，还包括：

移除另一栅极堆叠的一部分，以形成一栅极沟槽；

以一金属层填充该栅极沟槽；以及

对该基底进行化学机械研磨工艺。

12.一种半导体装置，包括：

一源极及漏极，位于一半导体基底中；

一第一栅极堆叠，设置于该半导体基底中且插介于该源极及该漏极之间，其中该第一栅极堆叠具有小于50nm的栅极长度且包括：

一高介电常数介电层，设置于该半导体基底上；

一第一金属层，设置于该高介电常数介电层上；以及

一硅化栅极层，直接设置于该第一金属层上，该硅化栅极层具有一第一厚度；以及

硅化元件，形成于该源极及该漏极上，该些硅化元件具有实质上小于该第一厚度的一第二厚度。

13.如权利要求12所述的半导体装置，还包括：

一介电层，设置于该第一栅极堆叠的侧壁上；以及

一间隙壁，设置于该介电层上。

14.如权利要求12所述的半导体装置，其中该硅化栅极层包括一金属，其组成不同于该硅化元件中的一金属。

15.如权利要求12所述的半导体装置，还包括一第二栅极堆叠，具有设置于该高介电常数介电层上的一第二金属层，该第二金属层的组成不同于该第一金属层。