[发明专利]隔离结构及其制作方法

说明书

技术领域

本发明涉及半导体器件的制作领域，尤其涉及一种隔离结构及其制作方法。

背景技术

随着集成电路尺寸的减小，构成电路的器件必须更密集地放置，以适应芯片上可用的有限空间。由于目前的研究致力于增大半导体衬底的单位面积上有源器件的密度，所以电路间的有效绝缘隔离变得更加重要。现有技术中形成隔离区域的方法主要有硅局部氧化隔离(LOCOS)工艺或浅沟槽隔离(STI)工艺或注入离子隔离。但是LOCOS结构通常用于线宽大于0.35μm的工艺中，而STI结构则多用于0.25μm的工艺，离子注入隔离结构多用于大尺寸的双极型晶体管工艺。

目前，LOCOS工艺是在晶片表面淀积一层氮化硅，然后再进行刻蚀，对部分凹进区域进行氧化生长氧化硅，有源器件在氮化硅所确定的区域生成。具体形成LOCOS隔离结构的工艺如中国专利申请200610030309中所描述的：参考图1，提供一半导体衬底100；用热氧化法在半导体衬底100上形成垫氧化层102；用化学气相沉积法在垫氧化层102上形成腐蚀阻挡层104，所述腐蚀阻挡层104的材料为氮化硅；用旋涂法在腐蚀阻挡层104上形成光刻胶层106，经过曝光显影工艺，定义有源区图形；以光刻胶层106为掩膜，用干法刻蚀法刻蚀腐蚀阻挡层104和垫氧化层102，形成开口110，开口110之间的区域为有源区111。如图2所示，灰化法去除光刻胶层106，然后再用湿法刻蚀法去除残留的光刻胶层106。将半导体衬底100放入炉管内，用热氧化法氧化开口110处的半导体衬底100，使氧气与硅结合，形成材料为二氧化硅的LOCOS(局部硅氧化)隔离结构112。如图3所示，去除腐蚀阻挡层104和垫氧化层102，去除腐蚀阻挡层104和垫氧化层102的工艺一般采用湿法刻蚀。

对于隔离技术来说，LOCOS工艺在电路中的有效局部氧化隔离仍然存在问题，其中一个问题就是在氮化硅边缘生长的“鸟嘴”现象，这是由于在氧化的过程中氮化硅和硅之间的热膨胀性能不同造成的。这个“鸟嘴”占用了实际的空间，增大了电路的体积，并在氧化过程中，对晶片产生应力破坏。另外，LOCOS工艺较为复杂，致使制作成本较高。

发明内容

本发明解决的问题是提供一种隔离结构及其制作方法，防止制作隔离结构工艺复杂，成本高。

为解决上述问题，本发明提供一种隔离结构的制作方法，包括：在半导体衬底上依次形成隔离物层和光刻胶层，所述光刻胶层上定义出有源区图案；以光刻胶层为掩膜，沿有源区图案刻蚀隔离物层至露出半导体衬底，形成有源区开口；去除光刻胶层后，向有源区开口内填充满单晶硅，形成有源区，有源区之间的隔离物层作为隔离结构。

可选的，向有源区开口内填充满单晶硅的方法为选择性外延生长法。

可选的，所述隔离物层的材料为二氧化硅，形成方法为热氧化法或低压化学气相沉积方法。

可选的，所述隔离物层的材料为氮化硅，形成方法为化学气相沉积法或物理气相沉积方法。

可选的，所述隔离物层的厚度为4000埃～8000埃。

可选的，刻蚀隔离物层的方法为干法刻蚀法。

本发明还提供一种隔离结构，包括：半导体衬底；位于半导体衬底上有源区和隔离结构，所述有源区和隔离结构间隔排列，且有源区由单晶硅形成。

可选的，所述隔离物层的材料为二氧化硅或氮化硅。

可选的，所述隔离物层的厚度为4000埃～8000埃。

与现有技术相比，本发明具有以下优点：在半导体衬底上形成隔离物层后，通过刻蚀隔离物层形成有源区开口，然后在有源区开口内填充单晶硅形成有源区，及隔离有源区的隔离结构。可以实现隔离结构无“鸟嘴”现象，并且工艺流程更简单，使制作成本降低。

附图说明

图1至图3为现有技术形成LOCOS隔离结构的示意图；

图4是本发明形成隔离结构的具体实施方式流程图；

图5至图9是本发明形成隔离结构的实施例示意图。

具体实施方式

隔离技术在整个集成电路行业中占着重要的地位，目前所采用的主要有三种方式：一种是注入隔离；一种是LOCOS(硅局部氧化隔离)；另一种是STI(浅沟槽隔离)。本发明通过选择性外延工艺实现氧化隔离，用于解决LOCOS工艺中制作复杂及“鸟嘴”问题。

本发明形成隔离结构的具体流程如图4所示，执行步骤S11，在半导体衬底上依次形成隔离物层和光刻胶层，所述光刻胶层上定义出有源区图案。

所述隔离物层的材料为二氧化硅或氮化硅，用于后续刻蚀后作为隔离结构。所述隔离物层的材料及厚度可根据具体工艺进行选择。