[发明专利]用于分层存储器体系结构的存储器装置

说明书

技术领域

本发明涉及存储领域，尤其涉及一种分层存储器装置。

背景技术

利用当前的微处理器，在CPU和/或核心逻辑与系统存储器之间的数据处理变成了系统性能的瓶颈。由于系统级总线的本征电容，当传送二进制数据时大量的功率在处理器的输入/输出接口处被消耗。考虑到改善系统性能，造成总线等待时间的同时进行的功率和定时优化是很关键的设计制约。在接口处需要对大容量存储的存储器装置进行另外的改进。

发明内容

本发明提供一种分层存储器装置，该分层存储器装置包括：相变存储器(PCM)；具有不同的存储器规格(format)的多个接口；以及输入端口和输出端口，用于连接串行链分层或分层树结构中的分层存储器装置，其中标准非分层存储器装置附着(attach)到所述分层存储器装置的输出端口。

本发明还提供一种用于存储器子系统中的分层存储器装置，该分层存储器装置包括：相变存储器(PCM)；以及处理器核心，用于执行均匀磨损、高速缓存、错误检测和校正、及数据操作的算法，从而管理性能和可靠性；其中所述分层存储器装置可配置为作为IO映射的装置、存储器映射的装置、或存储器映射的IO装置来运行。

本发明还提供一种具有缓冲存储器的分层存储器装置，该分层存储器装置包括：相变存储器(PCM)阵列；RAM接口(随机存取存储器接口)；NAND接口(与非接口)，用于提取命令信息以基于所述命令来调整所述NAND接口与所述缓冲存储器之间的数据速率；网络接口，用于支持信令速率和通过通信链接进行的数据分组传输；存储接口；以及外围接口。

本发明还提供一种封装的存储器装置，该存储器装置包括：分层存储器，具有相变存储器(PCM)阵列和用于处理不同的存储器规格的包括NAND接口的多个接口；以及第一NAND装置和第二NAND装置，连接到所述分层存储器装置的输出端口。

本发明还提供一种封装的存储器装置，该存储器装置包括：第一分层存储器和第二分层存储器，每个分层存储器具有相变存储器(PCM)阵列、和用于处理不同的存储器规格的多个接口、以及链接到NAND装置的输出端口。

本发明还提供一种封装的存储器装置，该存储器装置包括：第一分层存储器和第二分层存储器，每个分层存储器具有相变存储器(PCM)阵列、用于处理不同的存储器规格的多个接口、以及输出端口；第一NAND装置和第二NAND装置，连接到所述第一分层存储器的输出端口；以及第三NAND装置和第四NAND装置，连接到所述第二分层存储器的输出端口。

附图说明

在说明书的结论部分特别地指出和清楚地声明了本发明的主题。然而，当和以下附图一起阅读时，可以参考下面的详细描述来更好地理解关于本发明的组织结构和操作方法及其目的、特征和优点。其中：

图1是根据本发明的可以被用作分层(hierarchical)体系结构中的存储器存储的分层存储器装置；

图2是根据本发明的各种分层存储器配置的示意图；

图3示出了根据本发明的各种组合中的配备有NAND(与非)和RAM的分层存储器；以及

图4示出了封装的装置，该封装的装置可以安装在基底上的方块上，之后该封装的装置可以被凸起以创建芯片尺寸封装(CSP)或球栅阵列(BallGrid Array，BGA)作为最终封装。

可以理解，为了进行简明清楚的说明，附图中示出的元件不必要按照尺寸绘制。例如，为了清楚，一些元件的尺寸可以相对于其它元件被放大。而且，在合适处，附图中重复的附图标记指示对应的或类似的元件。

具体实施方式

在下面的详细描述中，列举了一些特定的细节以提供对本发明的透彻的理解。然而，对于本领域的技术人员来说，可以理解，可以在没有这些特定细节的情况下实施本发明。在其它示例中，没有详细描述公知的方法、步骤、组件和电路，以避免使本发明不明确。

应该理解，术语“耦合”和“连接”以及其派生词不是彼此的同义词。而是，在特定的实施方式中，“连接”可以被用于指示两个或多个元件彼此直接物理或电接触。“耦合”可以被用于指示两个或多个元件彼此直接或间接(有其它元件介于其间)物理或电接触，和/或两个或多个元件彼此协作或交互(例如以原因与后果的关系)。