[发明专利]串行管理接口控制方法和装置

说明书

技术领域

本发明涉及通信技术领域，尤其涉及一种串行管理接口控制方法和装置。

背景技术

图1为现有的交换机构架的示意图，如图1所示，在现有的交换机构加中，通常是通过串行管理接口(Serial Management Interfaces，SMI)来对物理层(Physical Layer，PHY)芯片94进行管理，一般采用媒体访问层(MediaAccess Layer，MAC)芯片93自带的串行管理接口(Serial ManagementInterfaces，SMI)930与PHY芯片94的相对应的SMI接口940连接，然后CPU91通过PCI接口92连接到MAC芯片93，CPU91在管理PHY芯片94时，都是通过MAC芯片93的SMI接口930间接访问PHY芯片94的。

其访问过程是，CPU91通过外设部件互连标准(Peripheral ComponentInterconnect，PCI)接口92访问MAC芯片93，然后MAC芯片93通过SMI接口930访问PHY芯片94，如果CPU91需要访问PHY芯片94时，是通过MAC芯片93实现间接访问的。

随着技术的发展，MAC芯片和PHY芯片的类型越来越多，并且功能也各有不同，不同厂家生产的PHY芯片和MAC芯片在对SMI接口的时序要求定义上有可能不同，并且存在工艺上的差异等，这样就会导致SMI接口时序不达标，即时钟信号沿和数据信号沿之间的误差太大。

并且通常MAC芯片是不能调节SMI接口时序的，所以一旦出现时序不达标的情况，现有的方法是在电路中添加延时器件或依靠走线延时来使SMI接口信号时序达标。

如图2所示，为现有的交换机构架的另一示意图，如果MAC芯片93和PHY芯片94的SMI时序出现不达标的情况时，需要在MAC芯片93和PHY芯片94的SMI接口连接中间加入了走线延迟或延时器件90，以便使SMI接口时序满足指标。

所以，现有的方式需要对每一个PHY芯片增加走线或者是延迟器件，由此使得结构变得很复杂，而且当PHY芯片增加时，需要的走线长度及延时器件也会增加，这样会使板上器件变得过于庞大CPU不易于管理，布板也会变得很困难。

目前，现有的一种通过调节采样时钟来使得同步数据接收更加可靠的技术，是在发送单元和接收单元之间采用同步方式进行通信时，对到达接收单元的数据信号变化沿和采样时钟信号采样沿之间的时间间隔进行测量分析；如果数据信号变化沿与采样时钟信号采样沿之间的时间间隔小于接收单元的建立/保持时间，则对采样时钟信号做调相处理。

该技术需要首先判断上层发送单元发送出来的时序是否可靠然后再对非可靠时序进行修改，属于对错误时序信号的补偿纠错，因为依靠硬件电路实现，所以系统复杂。

发明内容

本发明的目的是为了克服现有技术的缺陷，提供了一种串行管理接口控制方法和装置，结构简单，而且调节灵活，能够自适应的调节时钟信号来适应不同的HPY芯片。

为实现上述目的，本发明提供了一种串行管理接口控制方法，所述方法包括：

获取串行管理接口SMI写操作信息，对所述的SMI写操作信息进行时序修改，并将时序修改后的SMI写操作信息发送给外部PHY芯片；

获取SMI读操作信息，对所述的SMI读操作信息进行时序修改，并将时序修改后的SMI读操作信息发送给外部PHY芯片；

获取SMI读写操作的写入数据和对应的读出数据；

调整所述写入数据与所述读出数据不一致时的时序，使所述写入数据与所述读出数据相一致；

获取所述写入数据和读出数据一致时的时序调整强度值；

根据所述的时序调整强度值对后续的SMI读写操作的时序进行调整。

为实现上述目的，本发明提供了一种串行管理接口控制装置，所述装置包括：

写操作单元，用于获取串行管理接口SMI写操作信息，对所述的SMI写操作信息进行时序修改，并将时序修改后的SMI写操作信息发送给外部PHY芯片；

读操作单元，用于获取SMI读操作信息，对所述的SMI读操作信息进行时序修改，并将时序修改后的SMI读操作信息发送给外部PHY芯片；

读写数据获取单元，用于获取SMI读写操作的写入数据和对应的读出数据；

读写数据比较单元，用于调整所述写入数据与所述读出数据不一致时的时序，使所述写入数据与所述读出数据相一致；

时序调整强度获取单元，用于获取所述写入数据和读出数据一致时的时序调整强度值；

时序调整单元，用于根据所述的时序调整强度值对后续的SMI读写操作的时序进行调整。