[发明专利]用于SPI4.2总线的相位调整方法和装置

说明书

技术领域

本发明涉及通信领域，具体而言，涉及一种用于SPI4.2总线的 相位调整方法和装置。

背景技术

SPI4.2总线(System Packet Interface Level 4 Phase 2 BUS，系 统包接口4级2相位总线)是OIF(Optical Internetworking Forum， 光互连网络论坛)制定的一种总线标准，应用在数据链路层与物理 层之间的总线接口，其带宽可达10Gb/s。可以应用的物理接口有 OC-192ATM、Packet over SONET/SDH(POS)、10Gb/s Ethernet等。

SPI4.2总线的系统结构模型如图1所示。从图1中可以看出， 接收和发送的数据通道和流量控制通道是分离的，并且是反向的。 两个通道的分离就使得接收和发送相互独立。两个通道都是源同步 总线接口。对于数据通道，如图2所示，由差分时钟信号，16bit差 分数据信号，1bit差分控制信号组成，数据信号与控制信号都要与 时钟保持同步。总线标准规定的最小时钟频率是311MHz，由于数 据与控制信号是DDR采样的，因此，每条数据线的最小bit率是 622Mbps。

由于SPI4.2的数据通道是源同步并行总线，最理想的情况就是 数据、控制信号与时钟信号同时到达接收端，但由于数据通道信号 速率较高，因而对器件以及PCB的信号完整性和电源完整性要求较 高，所以存在抖动(jitter)、偏斜(skew)、噪声(noise)的情况， 数据、控制信号经常与时钟信号无法保持同步，而且数据、控制信 号之间也存在偏差。

于是，该总线标准提供了两种方法来解决上述问题，一个是在 数据通道发送端发送训练码，使得接收端能根据训练码来调整各个 信号线的时序，当器件初始化时以及发生不同步故障时会发送训练 码以求获得同步。第二个方法是在接收端提供了相位调整功能。相 位调整(Phase Alignment)分为静态相位调整(Static Phase Alignment)和动态相位调整(Dynamic Phase Alignment)。

静态相位调整是接收端器件根据时钟在固定的采样点来锁存数 据与控制信号。动态相位调整是接收端能通过修改参数来动态保持 时钟与数据的相位一致。显然，静态相位调整需要有精确的时钟采 样窗口，但由于上述的抖动，偏斜与噪声的情况，静态相位调整有 很大的使用局限，需要设计者精确地设计以保持各信号线在PCB上 走线的一致，而且要保证板上的信号完整性与电源完整性，如果发 生相位调整失效的情况，时钟信号与数据、控制信号就无法保持同 步，即使一开始由于发送端发送训练码而获得了同步，运行过程中 由于随机抖动或者噪声因素而导致了接收端不同步，虽然发送端会 根据接收端送来的状态信号而重新发送训练码，以后也许会重新获 得同步，但这段时间数据会大量的丢失，而且多次的同步过程会导 致数据通讯的极其不稳定。

动态相位调整就很好地避免这种情况的发生，接收端会检查输 入的数据与控制信号的相位变化，调整时钟信号的相位与之对齐。 这样设计者就无需太关注总线的精确设计，简化了PCB的布局与走 线，节省了工程实践和成本。发明人发现现有技术至少存在以下问 题：由于不是所有的具有SPI4.2接口的器件都支持动态相位调整， 如果使用仅支持静态相位调整的器件，遇到需要长距离布线甚至跨 接插件的情况，就需要设计者花费大量精力匹配好各个数据信号与 时钟信号，而且要十分关注板上的电源完整性和信号完整性，以求 满足同步要求，但有些抖动与噪声是无法控制的，在某些情况就非 常有可能遇到前面所述的问题。如图3所示，仅考虑器件A到器件 B的单向SPI4.2传输，当A与B的距离比较长(超过20厘米)，中 间又经过接插件，由于接插件会引起信号的畸变，会加剧信号之间 相位的不确定性，在B的接收端，总线信号已经不同步了。如果B 不支持动态相位调整，那么会造成经常性的不同步，导致频繁地重 新获取同步过程，从而引起系统的不稳定，同步过程数据的大量丢 失。

发明内容

本发明旨在提供一种用于SPI4.2总线的相位调整方法和装置， 以解决现有技术存在的当器件不支持动态相位调整时导致的总线信 号不同步的问题。