[发明专利]半导体元件及其金属栅极堆叠的形成方法

说明书

技术领域

本发明涉及半导体元件的制造方法。

背景技术

于先进的集成电路制造的技术节点(technology node)中，使用高介电系数(high k)介电材料及金属形成金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor；MOSFET)的金属栅极堆叠(metal gate stack)。于一形成金属栅极堆叠的方法中，利用光刻工艺图案化金属栅极。于栅极金属层上形成图案化光致抗蚀剂层后，对栅极金属层进行蚀刻步骤，接着以氧气灰化法(氧气等离子体)移除图案化光致抗蚀剂层。然而，氧气等离子体的移除会造成金属层的氧化及起始氧化层(initial oxide)的再成长(re-growth)。再者，于栅极蚀刻步骤后的移除高分子及处理多晶硅/金属/high k层侧壁的步骤也会造成金属栅极的氧化、氧渗透至high k介电材料层及起始氧化层再成长的问题。

发明内容

为克服现有技术的缺陷，本发明提供一种形成半导体元件的方法，包括：于一基底上形成一第一材料层；于该第一材料层上形成一图案化光致抗蚀剂层；利用该图案化光致抗蚀剂层作为一掩模，对该第一材料层施行一蚀刻步骤；以及提供一含氮等离子体至该基底以移除该图案化光致抗蚀剂层。

本发明也提供一种形成半导体元件的金属栅极堆叠的方法，包括：于一基底上形成一第一金属层；于该第一金属层上形成一导电材料层；于该导电材料层上形成一图案化光致抗蚀剂层，该图案化光致抗蚀剂层定义露出该导电材料层的开口；对该导电层及金属层施行一蚀刻步骤，以移除位于该图案化光致抗蚀剂层的开口内的金属层，形成一金属栅极；以及提供一含氮等离子体至该基底以移除该图案化光致抗蚀剂层。

本发明还提供一种形成半导体元件的金属栅极堆叠的方法，包括：于一基底上形成一高介电系数(high k)介电材料层；于该基底上形成一金属层；于该金属层上形成一多晶硅层；于该多晶硅层上形成一图案化光致抗蚀剂层；利用该图案化光致抗蚀剂层作为一掩模，对该基底施行一蚀刻步骤以移除该多晶硅层及金属栅极层；以及提供一含氮等离子体至该基底以移除该图案化光致抗蚀剂层。

本发明能够克服氧气等离子体的移除所造成的金属层的氧化及起始氧化层的再成长的问题。再者，本发明还能够克服金属栅极的氧化、氧渗透至high k介电材料层及起始氧化层再成长的问题。

附图说明

图1为根据本发明概念的实施例的方法流程图，以形成具有金属栅极堆叠的半导体结构。

图2至图5为一实施例的具有金属栅极堆叠的半导体结构的工艺剖面图。

图6为根据本发明概念的另一实施例的方法的流程图，以形成具有金属栅极堆叠的半导体结构。

图7至图9为另一实施例的具有金属栅极堆叠的半导体结构的工艺剖面图。

并且，上述附图中的附图标记说明如下：

150～半导体结构；160～半导体基底；162～第一材料层；164～第二材料层；166～图案化光致抗蚀剂层；200～半导体结构；210～半导体基底；212～界面层；214～high k介电材料层；216～盖层；218～金属栅极层；220～多晶硅层；222～图案化光致抗蚀剂层。

具体实施方式

有关各实施例的制造和使用方式如以下所详述。然而，值得注意的是，本发明所提供的各种可应用的发明概念依具体内文的各种变化据以实施，且在此所讨论的具体实施例仅是用来显示具体使用和制造本发明的方法，而不用以限制本发明的范围。以下通过各种附图及例式说明本发明较佳实施例的制造过程。在本发明各种不同的各种实施例和附图中，相同的附图标记代表相同或类似的元件。此外，当一层材料层是位于另一材料层或基板之上时，其可以是直接位于其表面上或另外插入有其他中介层。

图1为根据本发明概念的实施例的方法100流程图，形成具有金属栅极堆叠的半导体结构。图2至图5为一实施例的具有金属栅极堆叠的半导体结构150的工艺剖面图。形成半导体元件的方法100是参照图1至图5作说明。

方法100起始于步骤102，提供半导体基底160。半导体基底160包括硅。基底160也可包括锗(germanium)、硅锗(silicon germanium)，或其他合适的半导体材料，例如钻石(diamond)、碳化硅(silicon carbide；SiC)或砷化镓(gallium arsenic；GaAs)。基底l 60可还包括额外的元件及/或材料层，例如形成于基底内的各种隔离结构。