[发明专利]多射极型双极结晶体管、双极CMOS DMOS器件及其制造方法

权利要求书

1.一种设备，包括：

掩埋层，形成在半导体衬底的上部上方；

外延层，形成在所述半导体衬底的上方；

集电极区，形成在所述外延层上并连接到所述掩埋层；

基极区，形成在所述外延层的上部的一部分上；以及

多射极区，形成在所述半导体衬底的表面上方的所述基极区中并且包括多晶硅材料。

2.根据权利要求1所述的设备，包括：

基电极，形成在所述半导体衬底的表面上的所述基极区中，并与所述多射极区间隔开；以及

隔离层，限定所述基电极和所述多射极区。

3.一种设备，包括：

多射极型双极晶体管，具有包括多晶硅材料的多射极区；以及

CMOS和DMOS中的至少一个，与所述多射极型双极晶体管一起形成在单一晶片上。

4.根据权利要求3所述的设备，其中所述多射极型双极晶体管包括：

掩埋层，形成在半导体衬底的上部上方；

外延层，形成在所述半导体衬底上；

集电极区，形成在所述外延层上并且连接到所述掩埋层；以及

基极区，形成在所述外延层的上部中，其中所述多射极区形成在所述半导体衬底的表面上的所述基极区中。

5.根据权利要求3所述的设备，其中所述CMOS包括阱区、栅极及形成在所述外延层中的源极/漏极区，并且所述DMOS包括形成在所述外延层中的阱区、栅极、形成在所述栅极的一侧的P-型体、形成在所述P-型体中的P-型离子注入区及第一N-型离子注入区、以及形成在所述栅极的相对侧同时通过隔离层与所述P-型体间隔开的第二N-型离子注入区。

6.根据权利要求3所述的设备，还包括在呈单一晶片状的半导体衬底上形成的逻辑电路、高压MOS、中压MOS、低压MOS、DEMOS、LDMOS、电阻器、电容器及二极管中的至少一个。

7.根据权利要求5所述的设备，其中所述多射极区、所述CMOS的栅极及所述DMOS的栅极包括相同的多晶硅材料。

8.根据权利要求4所述的设备，其中所述多射极型双极晶体管包括：

基电极，形成在所述半导体衬底的表面上的所述基极区中，同时与所述多射极区间隔开；以及

隔离层，限定所述基电极和所述多射极区。

9.一种方法，包括以下步骤：

在半导体衬底的一部分上方形成掩埋层；

在所述半导体衬底上形成外延层，并且在所述外延层上形成连接到所述掩埋层的集电极区；

形成限定基极区和射极区的隔离层；

在所述隔离层下方的衬底区上形成所述基极区；

在所述基极区的上部上形成基电极；以及

在通过所述隔离层与所述基电极间隔开的所述基极区的上部上形成包括多晶硅材料的多射极区。

10.根据权利要求9所述的方法，其中形成所述多射极区的步骤包括以下步骤：

在包括所述基电极的外延层上形成多晶硅层；

形成光致抗蚀剂图案，所述光致抗蚀剂图案暴露除了由所述隔离层限定的射极区之外的多晶硅层；以及

通过使用所述光致抗蚀剂图案作为蚀刻掩模来蚀刻所述多晶硅层。

11.一种方法，包括以下步骤：

使用多晶硅材料形成双极晶体管的多射极区。

12.根据权利要求11所述的方法，包括以下步骤：

在半导体衬底的CMOS区域和DMOS区域形成栅极；以及

在双极晶体管区域中通过隔离层与基电极间隔开的基极区的上部形成所述多射极区。

13.根据权利要求12所述的方法，包括在形成所述多射极区的步骤之前的以下步骤：

在所述半导体衬底的双极晶体管区域、CMOS区域和DMOS区域的上部分别形成掩埋层；

在所述半导体衬底上形成外延层；

在所述双极晶体管区域的外延层上形成连接到所述掩埋层的集电极区，形成限定所述基极区和射极区的所述隔离层，并且在所述CMOS区域和所述DMOS区域的外延层上形成阱区；以及

在所述双极晶体管区域的衬底区中的所述隔离层下方形成所述基极区，并且在所述基极区的上部形成所述基电极。