[发明专利]存储系统及方法有效
申请号: | 200910171898.8 | 申请日: | 2009-09-16 |
公开(公告)号: | CN101685428A | 公开(公告)日: | 2010-03-31 |
发明(设计)人: | 布鲁斯巴巴拉;盖布瑞尔李;席因翠恩;约瑟夫邹 | 申请(专利权)人: | 赛普拉斯半导体公司 |
主分类号: | G06F13/16 | 分类号: | G06F13/16 |
代理公司: | 北京科龙寰宇知识产权代理有限责任公司 | 代理人: | 孙皓晨 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储系统 方法 | ||
1.一种存储装置,其特征在于,包含:
受配置以控制第一及第二存储组件的一存储控制器;
受配置以在该存储控制器与该等存储组件之间传递数据的一点对点数据总 线,该点对点数据总线具有自每一存储组件到该存储控制器的一直接连接;及
受配置以在该存储控制器与该等存储组件之间传递命令的一菊链地址总 线,该地址总线具有自该第一存储组件到该存储控制器的一直接连接及自该第 一存储组件到该第二存储组件的一菊链连接,
其中每一存储组件具有连接到该点对点数据总线的一数据接口,其中如果 该装置受设定为深度扩展,则当该等存储组件通过该数据总线以一第一比特宽 度模式与该存储控制器交换数据时,每一数据接口的一部分遭切断电源,其中 如果该装置未受设定为深度扩展,则当该等存储组件通过该数据总线以一第二 比特宽度模式与该存储控制器交换数据时,该等全部数据接口受供电。
2.如权利要求1所述的存储装置,其特征在于,该第一存储组件进一步包含:
连接到该地址总线的一接收器,该接收器受配置以通过该地址总线的该直 接连接与该存储控制器通讯;
连接到该地址总线的一发射器,该发射器受配置以通过该地址总线的该菊 链连接与该第二存储组件通讯;及
受配置以在内部连接该第一存储组件接收器与该第一存储组件发射器的电 路,藉此经由该接收器接收的所有命令会使用该发射器再传送。
3.如权利要求1所述的存储装置,其特征在于,该存储控制器具有通过该菊 链地址总线耦接到该存储控制器的N个存储组件,且每一存储组件具有连接到 该数据总线的一数据接口,其中每一数据接口具有该存储控制器的1/N比特宽 度。
4.如权利要求3所述的存储装置,其特征在于,进一步包含:
受配置以设定一存储系统深度的存储控制器电路,如果该存储控制器受设 定为深度扩展,则该电路使该存储控制器分配需通过两个存储组件写入的一数 据字组,如果该存储控制器未受设定为深度扩展,则该电路使该存储控制器写 入该数据字组到该等存储组件的一单一存储组件。
5.如权利要求3所述的存储装置,其特征在于,进一步包含:
受配置以设定一存储系统宽度的存储控制器电路,如果该存储控制器受设 定为宽度扩展,则该电路使该存储控制器通过一本地数据接口的一第一部分来 交换数据,如果该存储控制器未受设定为宽度扩展,则该电路使该存储控制器 通过该本地数据接口的一第二部分来交换数据,其中所述第二部分相比于所述 第一部分具有较小的比特宽度。
6.一种本地数据储存组件,其特征在于,包含:
受配置以经由一对点数据总线直接连接到一存储控制器的一数据接口,该 数据接口独立于任何中间装置而直接连接到该存储控制器;
受配置以经由一地址总线接收命令的一命令接收接口;
受配置以连接到一远端数据储存组件的一命令传送接口;及
受配置以将通过该接收接口接收的命令传递到该传送接口用于再传送到该 远端数据储存组件的电路,
其中该远端数据储存组件具有连接到该点对点数据总线的一数据接口,且 其中如果该存储控制器受设定为深度扩展,则当该等数据存储组件通过该数据 总线以一第一比特宽度模式与该存储控制器交换数据时,每一数据接口的一部 分遭切断电源,以及如果该存储控制器未受设定为深度扩展,则当该等数据存 储组件通过该数据总线以一第二比特宽度模式与该存储控制器交换数据时,该 等全部数据接口受供电。
7.如权利要求6所述的本地数据储存组件,其特征在于,该数据接口具有一 第一比特宽度且该本地数据储存组件受配置以用一存储控制器操作,该存储控 制器具有大于该第一比特宽度的一第二比特宽度,且其中该本地数据储存组件 受配置以根据该经再传送的命令读取所储存的数据或写入所接收的数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于赛普拉斯半导体公司,未经赛普拉斯半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910171898.8/1.html,转载请声明来源钻瓜专利网。