[发明专利]多可编程逻辑器件的控制方法、设备和系统

权利要求书

1.一种多可编程逻辑器件的控制方法，其特征在于，应用于包括一个控制器和多个可编程逻辑器件的系统中，其中所述控制器通过一条片选信号线与多个所述可编程逻辑器件进行连接，所述方法包括：

所述控制器将一个统一地址段分别与多个所述可编程逻辑器件中的地址段相对应，其中各所述地址段包括多个地址块，所述统一地址段中的部分或全部统一地址块分别与多个所述可编程逻辑器件的地址段中的地址块相对应，形成多个逻辑地址块组；

所述控制器对逻辑地址块组进行配置，具体包括，

所述控制器在所述逻辑地址块组中选择一个可编程逻辑器件的地址块，不为该地址块配置针对读操作的预设输出值；

所述控制器为所述逻辑地址块组中其他可编程逻辑器件的地址块配置针对读操作的预设输出值；

当所述控制器对所述统一地址块进行读操作时，数据相应地被从与所述统一地址块对应的各可编程逻辑器件的地址块读出；

当所述控制器对所述统一地址块进行写操作时，数据相应地被写入至与统一地址块对应的各可编程逻辑器件的地址块。

2.如权利要求1所述的方法，其特征在于，在所述包括一个控制器和多个可编程逻辑器件的系统中，

所述多个可编程逻辑器件所对应的数据线的带宽相同；

所述多个可编程逻辑器件所对应的地址线的数量相同。

3.如权利要求2所述的方法，其特征在于，所述控制器通过一条片选信号线与所有可编程逻辑器件进行连接，所述控制器将一个统一地址段分别与多个所述可编程逻辑器件中的地址段相对应，具体为：

所述控制器通过一条片选信号线以一对多方式分别连接所有可编程逻辑器件；

所述控制器通过一条或多条地址线以一对多方式分别连接所有可编程逻辑器件，所有所述可编程逻辑器件通过分层重叠的方式共同分享所述一条或多条地址线所对应的地址空间； 

所有所述可编程逻辑器件通过所述一条或多条地址线所对应的地址空间统一接受所述控制器的控制操作。

4.如权利要求1所述的方法，其特征在于，当所述控制器对所述统一地址块进行读操作时，数据相应地被从与所述统一地址块对应的各可编程逻辑器件的地址块读出，具体包括：

所述控制器从与所述统一地址块对应的所述读操作的目的可编程逻辑器件的地址块读出目的数据；

所述控制器从与所述统一地址块对应的所述读操作的非目的可编程逻辑器件的地址块读出所述预设输出值。

5.如权利要求1所述的方法，其特征在于，当所述控制器对所述统一地址块进行写操作时，数据相应地被写入至与统一地址块对应的各可编程逻辑器件的地址块，具体包括：

所述控制器从与所述统一地址块对应的所述写操作的目的可编程逻辑器件的地址块写入目的数据。

6.如权利要求1至5中任意一项所述的方法，其特征在于，所述控制器，具体为：

中央处理器CPU；或，

具有控制接口和传递控制功能的芯片。