[发明专利]集成无源器件

说明书

本申请是2006年1月6日递交的、申请号为2006100747566、名称为“集成无源器件”的发明专利申请的分案申请。

技术领域

本发明涉及集成无源器件(IPD)，尤其是以多芯片模块(MCM)形式的集成电路(IC)、在该电路中主要元件是IPD芯片。

背景技术

(本节中所包含的部分技术资料可以不必是现有技术)

现有技术中的射频(RF)电子电路使用大量的无源器件。这些电路中的许多被用在手持无线产品中。因此，无源器件和无源器件电路的小型化是RF器件技术中的一个重要的目标。

由于至少两个原因，使在有源硅器件的级别上的无源器件的集成化和小型化不能实现。第一，迄今为止，典型的无源器件使用不同的材料技术。但是，更根本地，许多无源器件的尺寸是该器件频率的函数，这样尺寸固然地相对大。但是，仍存在着制造出更紧凑的以及更有面积效率的IPD的不懈要求。

已经取得了显著的进步。在许多情况下这些涉及表面贴装技术(SMT)。利用表面贴装技术，常规地制造包含大量无源元件的小基板。

在制造集成无源器件网络方面的近来进展包括薄膜(thin film)技术，其中电阻器、电容器和电感器作为在合适的基板上的集成薄膜器件而被建立。例如参见美国专利No.6,388,290。这种进展展示了作为无源器件技术中的下一代集成的希望。然而，正如基板的材料和特性(纯单晶硅)已经成为有源器件技术成功的关键那样，显然作为IPD集成发展同样是重要的。由于无源薄膜器件直接形成在基板上，因此在基板和无源器件之间的电气干扰成为主要的关注点。美国专利申请系列号10/835,338涉及这些问题，并且描述和要求了一种IPD基板，其提供了结合与期望的电介质特性的加工优点。这个基板也能够被制造得较薄，以减小IPD的外形。

当从小型化的观点来看通常关心的是所谓的器件或电路的“覆盖区”(footprint)时，随之而来的目标是减小厚度。减小IC的覆盖区的通常方法是在一个MCM中叠置两块或更多的芯片。在MCM技术中，封装芯片的厚度通常与覆盖区一样重要。

由于元件、尤其是电感器元件之间的RF干扰的问题，通常使小型化RF电路的MCM方法无效。用于RF电路和IPD通常的方法是在基板上横向扩展器件。通常IPD基板大于普通半导体IC，因此为了实现一个包含IPD基板的MCM，该IPD基板成为用于MCM的载流子基板的合理的选择物，即，半导体芯片将被置于IPD基板的顶部。然而，在IPD基板上叠置器件尤其带来有问题的干扰。在这种MCM配置中的IPD基板面临两个RF场干扰的问题，一个是IPD基板被安装的基板上，另一个是IPD基板顶部的IC芯片。

发明内容

我们已经研制出一个包含作为载体基板(carrier substrate)的IPD的MCM(IPD MCM)。寄生电气干扰在IPD的一个或两个界面被控制，或者通过从该界面除去金属、或选择性地使用在远离敏感器件元件的MCM的部件中的金属。该敏感器件元件主要是模拟电路元件，尤其是RF电感器元件。在IPD设计中，该敏感元件与其它元件隔离。这允许执行选择性金属方案。这也允许通过IC半导体芯片选择性放置来降低在IPD基板顶部的干扰。

在本发明的IPD MCM的优选实施例中，IPD基板是上述作为参考的申请所描述的和所要求的基板。该基板本质上地减小了RF干扰，以及能被制造得薄以减小该MCM的外形。

本发明还提供一种器件，包括基板和利用附着层附着到该基板的集成无源器件，该集成无源器件包括包含至少一个电感器元件的第一部分和包含至少一个数字元件的第二部分，其中所述附着层的一部分位于电感器元件之下并且是不导电的，所述附着层的另一部分位于数字元件之下并且是导电的。

附图说明

图1示出一种用于制备高电阻率的IPD基板的单晶硅原始晶片；

图2示出具有多晶硅沉积的原始晶片；

图3是示出了超过500个用于构建薄膜IPD的IPD位置的本发明的多晶硅晶片的视图；

图4是示出置于常规基板上的常规的SMT元件的典型IPD的示意性剖面图；

图5是在图3的基板的一个位置上的用于IPD制造的薄膜方法的示意图；

图6是在除去单晶硅处理后的制造好的IPD的视图；

图7是示出一个IPD的实施例的电路图；

图8示出具有置于IPD上的有源IC芯片的IPD；

图9示出具有IPD载体基板和半导体IC芯片的MCM的另一视图；