[发明专利]电压调节模块、印刷电路板以及基底偏压方法

说明书

技术领域

本发明有关于一种用以降低次临界漏电流(sub-threshold leakage)的半导体元件的基底偏压技术，特别是有关于一种通过 调整电源电压大小来减少次临界漏电流的系统和方法。

背景技术

互补金属氧化物半导体(Complementary Metal-Oxide Semiconductor，以下简称CMOS)电路比其他形式的集成电路 (integrated circuit，以下简称IC)技术更具有低消耗功率、高密 集度的特性，因此互补金属氧化物半导体技术已成为数字集成 电路设计中的主轴。互补金属氧化物半导体电路由N沟道金属 氧化物半导体(n-channel metal-oxide-semiconductor，以下简称 NMOS)元件和P沟道金属氧化物半导体(p-channel metal-oxide-semiconductor，以下简称PMOS)元件所组成，并且 在不同的设计、尺寸大小、材料、制程之下，每个N沟道金属 氧化物半导体元件和P沟道金属氧化物半导体元件都具有一个 临界电压(此指栅极-源极电压)。随着集成电路的设计和制造技 术的进步，操作电压和元件尺寸也逐渐缩减。65纳米(nm)制程 为大量使用在互补金属氧化物半导体制程中的一先进的光刻制 程(lithographic process)，并且对超大型集成电路(very large scale integrated circuit，以下简称VLSI)，如微处理器等，是十 分有帮助的。随着元件尺寸和操作电压的缩减，每个元件的沟 道长度和氧化层厚度也跟着微缩。制造商为了降低临界电压而 改变了栅极材料，但也因此导致次临界漏电流的增加。对互补 金属氧化物半导体元件而言，当栅极-源极电压低于临界电压 时，流动于漏极与源极间的电流，称为次临界漏电流。在许多 传统电路中，互补金属氧化物半导体元件中的基底 (substrate)(亦称为基底接点(bulk tie/connection)或阱区)界面耦 接至对应的电源电压；例如P沟道金属氧化物半导体元件的基 底耦接至正电源电压(VDD)，N沟道金属氧化物半导体元件的基 底耦接至负电源电压(VSS)。在传统架构中，次临界漏电流约占 了动态环境(如正常操作模式期间)下的功率消耗的30％或更多。

因此如何使集成电路运作在一个低功耗模式(low power mode)(睡眠或休眠模式)以及尽可能降低功率消耗，成为一个 重要的课题。本领域技术人员应能理解，增加互补金属氧化物 半导体元件的临界电压可降低漏电流。临界电压与源极-基底电 压的平方根成正比，因此可通过增加源极-基底电压来增加临界 电压，从而降低漏电流。因此，在特定的组态下，偏压产生器 或充电泵使用在晶片的晶粒(die)中，并在低功耗模式下施加一 不同于电源电压的偏压至元件的基底上。举例来说，充电泵用 以将P沟道金属氧化物半导体元件的基底电压拉高至正电源电 压之上，并将N沟道金属氧化物半导体元件的基底电压降低至 负电源电压之下。此基底偏压方式能在低功耗模式下有效减少 次临界漏电流，也因此节省了大量的功率。一般而言，充电泵 用来将P沟道金属氧化物半导体元件的基底电压拉高至正电源 电压之上，并将N沟道金属氧化物半导体元件的基底电压降低 至负电源电压之下。然而，充电泵将整体的电压范围增加至超 过电源电压的范围(VDD～VSS)时，却会呈现出某些无效率的问 题，这是现有技术亟需解决的问题。

发明内容

本发明提供一种电压调节模块，包括一可调式电压调节器 以及一电压产生器。可调式电压调节器有一第一输出端和一第 二输出端，分别用以输出一正电源电压和一负电源电压；以及 一模式控制输入端，用以接收一模式选择信号。当模式选择信 号显示为一高功耗模式时，可调式电压调节器输出具有一第一 核心电位的正电源电压，以及具有一第二核心电位的负电源电 压。当模式选择信号显示为一低功耗模式时，可调式电压调节 器调低正电源电压并且调高负电源电压。一电压产生器，当模 式选择信号显示为低功耗模式时，电压产生器输出具有第一核 心电位的一N型基底偏压，以及输出具有第二核心电位的一P型 基底偏压。