[发明专利]带隙基准电压电路

权利要求书

1.一种生成基准电压的带隙基准电压电路，其特征在于，在该带隙 基准电压电路中具有：

第一感温元件（61），其基于温度而输出具有负温度系数的输出电压；

第二感温元件（62），其基于所述温度而输出具有负温度系数的输出 电压；

第一电阻（41），其基于从所述第一感温元件（61）的输出电压减去 所述第二感温元件（62）的输出电压而得到的电压，产生具有正温度系 数的电压；

第一个第一导电型MOS晶体管（13），其源极被施加第二电源电压 而动作，且栅极被施加所述第一感温元件（61）的输出电压；

第十一个第一导电型MOS晶体管（14），其源极与所述第一个第一 导电型MOS晶体管（13）的漏极连接，漏极被施加所述第一感温元件（61） 的输出电压，栅极被施加所述第二感温元件（62）的输出电压；

第二个第一导电型MOS晶体管（15），其源极被施加所述第二电源 电压而动作，且栅极被施加所述第二感温元件（62）的输出电压和在所 述第一电阻（41）上产生的电压的合计电压；

第十二个第一导电型MOS晶体管（16），其源极与所述第二个第一 导电型MOS晶体管（15）的漏极连接，漏极与所述第二个第一导电型 MOS晶体管（15）的栅极所连接的节点连接，栅极被施加所述第二感温 元件（62）的输出电压；

第七个第一导电型MOS晶体管（11），其与所述第一个第一导电型 MOS晶体管（13）以电流镜方式连接；

第十三个第一导电型MOS晶体管（12），其源极与所述第七个第一 导电型MOS晶体管（11）的漏极连接，漏极与第三个第二导电型MOS 晶体管（32）的漏极所连接的节点连接，栅极被施加所述第二感温元件 （62）的输出电压；

第八个第一导电型MOS晶体管（17），其与所述第二个第一导电型 MOS晶体管（15）以电流镜方式连接；

第十四个第一导电型MOS晶体管（18），其源极与所述第八个第一 导电型MOS晶体管（17）的漏极连接，漏极与第一个第二导电型MOS 晶体管（33）的漏极和栅极所共同连接的节点连接，栅极被施加所述第 二感温元件（62）的输出电压；

第九个第一导电型MOS晶体管（19），其与所述第二个第一导电型 MOS晶体管（15）以电流镜方式连接；

第十五个第一导电型MOS晶体管（20），其源极与所述第九个第一 导电型MOS晶体管（19）的漏极连接，漏极与第四个第二导电型MOS 晶体管（35）的漏极和栅极所共同连接的节点连接，栅极被施加所述第 二感温元件（62）的输出电压；

第一个第二导电型MOS晶体管（33），其栅极和漏极与所述第十四 个第一导电型MOS晶体管（18）的漏极连接；

第三个第二导电型MOS晶体管（32），其与所述第一个第二导电型 MOS晶体管（33）以电流镜方式连接，且漏极与所述第十三个第一导电 型MOS晶体管（12）的漏极连接；

电压供给电路，其基于第一电源电压而动作，其输入端子与所述第 十三个第一导电型MOS晶体管（12）的漏极和所述第三个第二导电型 MOS晶体管（32）的漏极的连接点相连，当所述输入端子的输入电压降 低时，所述电压供给电路进行动作使得所述第二电源电压以不取决于所 述第一电源电压的变动的方式升高，当所述输入电压升高时，所述电压 供给电路进行动作使得所述第二电源电压以不取决于所述第一电源电压 的变动的方式降低，从而使得所述第一个第一导电型MOS晶体管（13） 的栅极电位与所述第二个第一导电型MOS晶体管（15）的栅极电位相等；

第四个第二导电型MOS晶体管（35），其漏极和栅极与所述第十五 个第一导电型MOS晶体管（20）的漏极连接；

第五个第二导电型MOS晶体管（37），其与所述第四个第二导电型 MOS晶体管（35）以电流镜方式连接；

第六个第一导电型MOS晶体管（21），其源极与所述第一电源电压 连接，漏极和栅极与所述第五个第二导电型MOS晶体管（37）的漏极连 接；

第十个第一导电型MOS晶体管（23），其与所述第六个第一导电型 MOS晶体管（21）以电流镜方式连接；

第二电阻（42），其产生具有正温度系数的电压；以及

第三感温元件（63），其输出具有负温度系数的输出电压，

所述第二电阻（42）产生的电压的正温度系数与所述第三感温元件 （63）输出的输出电压的负温度系数相抵消，由此，从所述第二电阻（42） 与所述第十个第一导电型MOS晶体管（23）的漏极之间的连接点输出所 述基准电压。