[发明专利]芯片封装体

说明书

技术领域

本发明涉及一种封装体，且特别是有关于一种芯片封装体。

背景技术

半导体工业是近年来发展速度最快的高科技工业之一，随着电子技术的日新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新。

目前，在半导体制程当中，由于半导体芯片相当精密，故常以封装的方式来保护半导体芯片。芯片封装的方法是先将一芯片配置于一承载器上，然后打线连接芯片与承载器，之后再于承载器上形成一包覆芯片与导线的封装胶体，以形成一芯片封装体。

芯片封装体的主要功能包括：(1)提供芯片多个电性连接至外部电子元件的电流路径；(2)芯片的多个高密度的接点可分别电性连接至承载器的多个低密度接点，并通过这些低密度接点与外部电子元件电性连接；(3)将芯片产生的热能发散至外界；(4)保护芯片免于受到外界环境的污染。

发明内容

本发明提供一种芯片封装体，其图案化金属箔层(metal foil)可稳固地承载芯片。

本发明提出一种芯片封装体，包括一图案化金属箔层、一第一图案化介电层、一芯片、一粘着层、多条导线以及一封装胶体。图案化金属箔层具有相对的一第一表面与一第二表面。第一图案化介电层配置于图案化金属箔层的第二表面上，其中第一图案化介电层具有多个第一开口以暴露出至少部分图案化金属箔层，并形成下方对外电性连接的复数个第二接点。芯片配置于图案化金属箔层的第一表面上。粘着层配置于芯片与图案化金属箔层之间。导线分别连接芯片与图案化金属箔层，其中部分第一图案化介电层位于导线与图案化金属箔层相接处的下方，且部分第一图案化介电层和导线与图案化金属箔层为重迭于一平面。封装胶体配置于第一表面上，并覆盖芯片与导线。

本发明提出一种芯片封装体，包括一图案化金属箔层、一第一图案化介电层、一芯片、一粘着层、多条导线以及一封装胶体。图案化金属箔层具有相对的一第一表面与一第二表面，图案化金属箔层包括一芯片座与多个引脚，引脚配置于芯片座的周边。第一图案化介电层配置于图案化金属箔层的第二表面上，其中第一图案化介电层具有多个第一开口以暴露出至少部分图案化金属箔层，并形成下方对外电性连接的复数个第二接点，且部分第一开口位于芯片座之正下方并暴露出芯片座。芯片配置于图案化金属箔层的第一表面上，并位于芯片座上。粘着层配置于芯片与图案化金属箔层之间。导线分别连接芯片与图案化金属箔层，且至少部分导线与引脚相连接。封装胶体配置于第一表面上，并覆盖芯片与导线。

本发明提出一种芯片封装体，包括一图案化金属箔层、一图案化介电层、一芯片、多个导电凸块以及一封装胶体。图案化金属箔层具有相对的一第一表面与一第二表面。图案化介电层配置于图案化金属箔层的第二表面上，其中图案化介电层具有多个开口以暴露出至少部分图案化金属箔层，并形成下方对外电性连接的复数个接点。芯片配置于第一表面上。导电凸块配置于芯片与图案化金属箔层之间。封装胶体配置于第一表面上，并覆盖芯片与导电凸块。

基于上述，由于本发明的图案化金属箔层与图案化介电层所构成的承载板可稳固地承载芯片，且承载板相当薄，故可减少芯片封装体的整体厚度，而有助于使芯片封装体朝向轻、薄的方向发展。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1至图4与图6至图10分别为本发明的多个实施例的芯片封装体的剖面图；

图5A为本发明一实施例的芯片封装体的剖面图；

图5B为图5A的芯片封装体的仰视图；

图11为图10的芯片封装体的仰视图；

图12为本发明另一实施例的芯片封装体的剖面图；

图13为图12的芯片封装体的仰视图；

图14为本发明另一实施例的芯片封装体的剖面图；

图15为图14的芯片封装体的仰视图。

附图中主要元件符号说明：

100、100A、100B、100C、100D、100E、100F、100G、100H、100I、200、

200A-芯片封装体；

110、110I、210-图案化金属箔层；  112、212-第一表面；

114、214-第二表面；              116-芯片座；

118、118I、118J、118K、218-引脚；120、220-芯片；

130、130I、130J-导线；

140、140A、140B、140C、140D、140E、140G、140H、140I、190、240、