[发明专利]一种具有台阶状沟槽栅和改进的源体接触性能的沟槽MOSFET及其制造方法

说明书

技术领域

本发明涉及一种半导体功率器件的单元结构、器件构造及工艺制造。特别涉及一种新颖的具有台阶状沟槽栅和改进的源体接触特性的沟槽MOSFET(金属氧化物半导体场效应晶体管)的单元结构和工艺方法。

背景技术

为了解决传统沟槽MOSFET的沟槽栅结构所引起的诸如具有较高的栅电容和较大的导通电阻等问题，现有技术(美国专利，申请号：20080890357)揭示了一种具有台阶状沟槽栅(terrace gate)结构的沟槽MOSFET，其剖面图如图1所示。其中，沟槽栅110和110’为填充以导电区域的台阶状沟槽栅，其导电区域的上表面高于外延层102的上表面。同时，沟槽式源体接触区116穿过绝缘层118并正好穿过源区114。此外，体区112中，体接触区106位于所述沟槽式源体接触区116的底部以减小接触电阻。

不可否认，现有技术中的这种结构确实对于解决由传统的沟槽栅结构所引起的上述问题是非常有效的，但是，这种结构同时也存在以下缺点：

首先，如图1所示，沟槽式源体接触区116几乎是正好穿过源区114，所以p+体接触区106与沟槽式源体接触区的接触面积非常小(只在沟槽式源体接触区的底部有接触)，从而导致接触电阻非常高，而这对于器件的雪崩特性(avalanche capability)来说，是非常不利的。同时，在P型体区112中位于N+源区114下方的区域，由于没有p+区域的存在，使得从沟道区到p+体接触区106之间的电阻Rp非常大。众所周知，当Iav*Rp＞0.7V时(Iav是源自沟槽栅底部的雪崩电流)，器件中寄生的N+/P/N双极性晶体管很容易被开启，从而进一步影响器件的雪崩特性。

现有技术中存在的另一个不足之处是，在工艺生产的过程中，尤其在接触沟槽刻蚀的过程中，由于允许存在一定的误差(通常是±10％)，导致沟槽式源体接触区116有非常大的几率无法穿过源区114而到达体区112。这会导致寄生的双极性晶体管的开启从而使器件失效。

发明内容

本发明克服了现有技术中存在的一些缺点，提供了一种具有台阶状沟槽栅和改进的源体接触性能的沟槽MOSFET，从而保证器件具有良好的雪崩击穿特性和较低的接触电阻。

根据本发明的实施例，提供了一种沟槽MOSFET器件，包括：

(a)第一导电类型的衬底；

(b)衬底上的第一导电类型的外延层，该外延层的多数载流子浓度低于衬底；

(c)在所述外延层中的多个沟槽；

(d)第一绝缘层，例如氧化物层，衬于所述多个沟槽中；

(e)导电区域，例如掺杂的多晶硅区域，位于所述多个沟槽中，且靠近所述第一绝缘层，所述导电区域的上表面高于所述外延层的上表面，即具有台阶状结构；

(f)第二导电类型的体区，该体区位于所述外延层的上部分，且所述第二导电类型与所述第一导电类型相反；

(g)第一导电类型的源区，位于所述体区的上部分，该源区的多数载流子浓度高于所述外延层；

(h)第二绝缘层，例如氧化层，覆盖所述外延层的上表面，并且覆盖所述导电区域高于外延层上表面部分的外表面；

(i)源体接触沟槽，穿过所述第二绝缘层和所述源区，延伸入所述体区，该源体接触沟槽的侧壁位于所述第二绝缘层和所述源区的部分与外延层上表面之间的夹角(θ₃、θ₄，如图2所示)为90±3度，位于所述体区的部分与外延层上表面之间的夹角(θ₁、θ₂，如图2所示)小于90度；

(j)第二导电类型的体接触区，包围所述源体接触沟槽的底部和位于所述体区的侧壁，且所述体接触区多数载流子浓度高于所述体区。

在一些优选的实施例中，所述源体接触沟槽的侧壁位于所述第二绝缘层上部分的宽度大于位于所述第二绝缘层下部分的宽度。

在一些优选的实施例中，所述源体接触沟槽的侧壁位于体区的部分与外延层之间的夹角(θ₁、θ₂)小于85度。

在一些优选的实施例中，所述第二绝缘层为SRO(Silicon Rich Oxide)层或SRO和PSG(Phosphorus Silicon Glass)的混合层或BPSG(Boron Phosphorus Silicon Glass)层。

在一些优选的实施例中，还包括源金属，更优选地，源金属为Al合金或Cu。更优选地，在所述源金属下表面衬有一层降阻层，该降阻层优选地为Ti或Ti/TiN。