[发明专利]半导体器件的金属互连的制造方法

说明书

技术领域

本发明涉及一种半导体器件的金属互连的制造方法。

背景技术

为了制造半导体器件，需要用到金属互连工艺。金属互连具有诸如电路连接、电路匹配和信号相位改变等多种功能。根据应用领域，金属互连有着各种不同的大小和形状。

图像传感器是高度集成并被制造成小型尺寸的半导体器件。随着时间的推移，图像传感器的设计尺度(design rule)已逐渐减小。因此，金属互连的长宽比已有增加。通过首先形成金属层，在金属层上方形成光致抗蚀剂图案，然后再选择性地蚀刻该金属层，从而形成所述金属互连。

然而，当在较小的图像传感器件中形成多个金属互连时，在蚀刻工艺中采用光致抗蚀剂图案作为掩模就有其局限性。因此，在金属互连层的上方会采用硬掩模。

在金属互连层上方形成硬掩模层和光致抗蚀剂图案后，根据光致抗蚀剂图案和硬掩模层之间的选择性而对硬掩模层进行图案化。然后，通过使用硬掩模来蚀刻金属互连层，从而形成该金属互连。

金属互连的设计尺度和表面分布可根据硬掩模的表面分布和在该硬掩模上方形成的光致抗蚀剂图案来确定。这是因为聚合物(其生成于在使用光致抗蚀剂图案形成硬掩模时)会在硬掩模的侧壁上方或光致抗蚀剂图案的上表面上方沉淀。通过随后的工艺，该聚合物会对金属互连的分布产生影响。例如，聚合物可能会使光致抗蚀剂图案和硬掩模的厚度沿向下方向逐渐增大。如果金属互连在这样的状态下形成，金属互连的下部可能会电连接到邻近的金属互连，或者金属互连的表面分布可能会粗糙不平。

金属互连的表面分布关系到器件的电学特性。如果金属互连的表面分布不均匀，器件的电阻特性就会恶化，从而缩短器件的寿命。

发明内容

本发明的实施例涉及一种半导体器件的金属互连的制造方法，当通过使用光致抗蚀剂图案来形成硬掩模时，该方法能够通过控制蚀刻条件而优化硬掩模的表面分布，进而使金属互连的电学特性得到改善。

本发明的实施例涉及一种半导体器件的金属互连的制造方法，该方法包括如下步骤：在半导体衬底上方形成包含接触插塞的层间介电层；在层间介电层上方形成金属层、硬掩模层和防反射层；在防反射层上方形成光致抗蚀剂图案；利用光致抗蚀剂图案作为蚀刻掩模，通过执行第一次蚀刻工艺以蚀刻防反射层，从而形成防反射图案；通过使用第一次蚀刻工艺中生成的聚合物，在防反射图案和光致抗蚀剂图案的表面上方形成第一聚合物层；使用防反射图案、光致抗蚀剂图案和第一聚合物层作为蚀刻掩模，通过执行第二次蚀刻工艺以蚀刻硬掩模层，从而形成硬掩模；以及使用光致抗蚀剂图案、防反射图案、第一聚合物层和硬掩模作为蚀刻掩模，通过执行第三次蚀刻工艺以蚀刻金属层，从而形成金属互连。

本发明的实施例涉及一种设备，其被配置为在半导体衬底上方形成包含接触插塞的层间介电层；在层间介电层上方形成金属层、硬掩模层和抗反射层；在抗反射层上方形成光致抗蚀剂图案；使用光致抗蚀剂图案作为蚀刻掩模，在第一次蚀刻工艺中蚀刻抗反射层以形成抗反射图案；通过使用在第一次蚀刻工艺中生成的聚合物，在抗反射图案和光致抗蚀剂图案的表面上方形成第一聚合物层；使用抗反射图案、光致抗蚀剂图案和第一聚合物层作为蚀刻掩模，在第二次蚀刻工艺中蚀刻硬掩模层以形成硬掩模；以及使用光致抗蚀剂图案、抗反射图案、第一层聚合物和硬掩模作为蚀刻掩模，在第三次蚀刻工艺中蚀刻金属层以形成金属互连。

本发明可以形成符合设计尺度且具有均匀的表面分布的金属互连45。因此，金属互连的电气特性得以改善，从而使得器件质量得以增强。此外，因为能够确保硬掩模和有机底部抗反射(BARC)图案的工艺裕度(margin)，则诸如设备和蚀刻条件的改变等问题都可以得到检查和预防。

附图说明

示例性图1-6是示出根据本发明实施例的用于制造半导体器件的金属互连的方法的一系列视图。

具体实施方式

在下文中，根据本发明实施例，将结合附图来说明制造半导体器件的金属互连的方法。示例性图1-6是示出根据本发明实施例的用于制造半导体器件的金属互连的方法的一系列视图。

参阅示例性图1，可在半导体衬底10上方形成层间介电层20、金属层40、硬掩模层50和一个有机底部抗反射(BARC)层60。该半导体衬底10可包括诸如晶体管等大量的器件。在半导体衬底10上方可形成层间介电层20，该层间介电层20可包含有氧化层或氯化层和穿过该层间介电层20的接触插塞30。接触插塞30穿过层间介电层20，使得接触插塞30与在半导体衬底中形成的器件电连接。例如，在图像传感器中，半导体器件可以被制备成包含光电二极管和晶体管电路的单位像素的形式。