[发明专利]一种高速并行8PSK时钟恢复系统及恢复方法

说明书

技术领域

本发明涉及数字通信领域，具体属于高速数字解调器领域，是指一种解调8PSK信号的并行实现时钟同步的方法。

背景技术

随着通信容量日益增加，遥感卫星系统射频频谱变得越来越拥挤，数据速率不断增长，所需带宽越来越宽，使得信道间的相互干扰相当突出。在这种情况下，TCM 8PSK调制技术是近年发展起来的一种解决通信系统有效性与可靠性的方案。它可以在不增加信号带宽、不降低有效信息传输速率情况下，获得明显的编码增益。适合于在带宽受限的信道中进行信息传输。

近年来数字器件的快速发展，使得高码速率全数字解调器的实现成为可能。高速数字接收机应用于高速无线数据传输系统中，特别是卫星通信中。卫星通信，具有覆盖地域广、通信距离远、通信容量大、传输质量好等特点，是现代信息社会的一种重要通信手段，发挥着越来越重要的作用。高速数字接收机依靠数字信号处理算法来实现同步解调，对解调器并行处理结构的研究是打破由于数字器件工作频率产生的速率瓶颈，从而实现高速解调接收的必要手段。

高速全数字接收机是遥感卫星通信系统中的一个关键部分。因为卫星发往地球的图像质量越来越高，数据量也越来越大，为了能够实时、可靠的将载荷数据接收下来，高性能的解调接收机是重要的设备之一。

在数字接收系统中，为了正确恢复出发送端的符号信息，必须做到定时同步。定时同步恢复技术是无线通信的关键技术之一，对接收机的整体性能有直接影响。定时误差的提取方法有很多，大体可以分为两种：数据辅助和非数据辅助。在高速数传系统中，一般都采用的是非数据辅助算法，它具有快速捕获定时误差的优点，而且不需要插入额外的定时信息，增加了实际传输数据信息速率。

由于卫星数据传输速率越来越高，串行结构的数字解调接收机系统已经难以应付如此高的处理速度。目前虽然电子器件工艺的发展迅速，FPGA的最高速率不断攀升，但是实际应用中对于数据传输速度的要求是无止境的，器件速率的发展很难赶上数据传输速度的发展。在对于HDL程序进行时序优化后，在一定程度上能够提升系统整体运行速率，但是没有解决根本的瓶颈问题。

为了在FPGA最高速率受限的情况下，大幅度地提升解调系统的运行速率，只能通过算法优化，使得在同样地系统时钟下，解调系统能够解调的码速率得到提升，所以将串行结构算法转化为并行结构算法是目前最可行的方法。因此，并行结构成为高速数字解调系统的首选，即用器件规模换取处理速度。

“全数字接收机的定时同步研究”(2009年第1期大众科技)和“DVB-C接收机中的时钟恢复电路设计”(2006.33计算机工程与应用)，是针对多进制的调制信号提出的时钟恢复电路，文章都是采用的Gardner算法进行误差计算，时钟抖动大，解调器性能比本文提出方案要差。

“一种改进的QAM信号时钟误差检测算法”(2008年第32卷第7期电视技术)，针对多电平信号时钟环路误差抖动大的特点，提出了改进的误差计算公式，但没有给出修正系数具体的范围，而且计算只用到三个采样点，没有充分利用其它采样点所携带的信息，求出的误差势必会使时钟环路锁定有延迟和背离锁定点的问题。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提供一种锁定快，稳定性好，恢复时钟抖动小的高速并行8PSK时钟恢复系统及恢复方法。

本发明系统的技术解决方案是：一种高速并行8PSK时钟恢复系统，由并行时钟误差提取模块、时钟扫描模块、时钟锁定指示提取模块和电压控制晶体振荡器VCXO组成时钟环路；

并行时钟误差提取模块对高速并行数字接收机输出的基带数据进行S倍采样率采样，生成时钟误差信号ε_T，并将生成的时钟误差信号ε_T发送给电压控制晶体振荡器VCXO和时钟扫描模块；时钟误差信号ε_T的确定公式为：