[发明专利]多芯片模块

权利要求书

1.一种多芯片模块，包含：

串行闪存裸芯片；以及

主裸芯片，耦接至所述串行闪存裸芯片，包含：

内建自测试控制器，产生写命令以将第一数据写入所述串行闪存裸芯片的存储器位置，产生读命令以从所述串行闪存裸芯片的所述存储器位置读出第二数据，以及比较所述第二数据与所述第一数据，以判断所述存储器位置是否有缺陷，以产生所述串行闪存裸芯片的失效地址信息；以及

串行闪存控制器，耦接至所述内建自测试控制器，根据所述写命令及所述读命令访问所述串行闪存裸芯片。

2.如权利要求1所述的多芯片模块，其特征在于，所述主裸芯片进一步包含：

存储器，存储固件代码；以及

微控制单元，耦接至所述内建自测试控制器，根据所述固件代码触发所述内建自测试控制器的操作。

3.如权利要求1所述的多芯片模块，其特征在于，当所述第二数据与所述第一数据不一致时，所述内建自测试控制器认定所述存储器位置为缺陷存储器位置，以及产生包含所述存储器位置的地址的所述失效地址信息。

4.如权利要求1所述的多芯片模块，其特征在于，所述内建自测试控制器的操作是由外部测试机通过外部接口触发。

5.如权利要求4所述的多芯片模块，其特征在于，所述主裸芯片进一步包含：

消息倾印单元，耦接至所述内建自测试控制器，用于将所述失效地址信息转换为所述外部测试机可接受的格式。

6.一种多芯片模块，耦接至外部测试机，所述多芯片模块包含：

串行闪存裸芯片；以及

主裸芯片，耦接至所述串行闪存裸芯片，当旁路测试模式被使能时，将所述外部测试机产生的多个第一信号转送至所述串行闪存裸芯片，以及当所述旁路测试模式被使能时，将响应所述第一信号的至少一个第二信号转送至所述外部测试机，其中，当所述旁路测试模式被使能时，所述第一信号及所述第二信号旁路所述主裸芯片的所有元件电路，以在所述外部测试机及所述串行闪存裸芯片之间直接传输。

7.如权利要求6所述的多芯片模块，其特征在于，所述外部测试机产生所述第一信号以测试所述串行闪存裸芯片的多个存储器位置，以及根据所述第二信号判断所述串行闪存裸芯片是否有缺陷。

8.如权利要求6所述的多芯片模块，其特征在于，所述外部测试机是串行外围接口协议产生器。

9.如权利要求6所述的多芯片模块，其特征在于，所述元件电路包含访问所述串行闪存裸芯片的串行闪存控制器。

10.如权利要求6所述的多芯片模块，其特征在于，所述第一信号包含时钟信号、芯片选择信号、以及承载发送至所述串行闪存裸芯片的数据的第一数据信号，以及所述第二信号包含承载所述串行闪存裸芯片输出的数据的第二数据信号。

11.如权利要求6所述的多芯片模块，其特征在于，所述串行闪存裸芯片包含有效/失效识别，用以根据闪存芯片供货商的生产线测试，识别所述串行闪存裸芯片是否有缺陷。

12.如权利要求11所述的多芯片模块，其特征在于，所述外部测试机产生所述第一信号以测试所述串行闪存裸芯片，根据所述第二信号判断指示所述串行闪存裸芯片是否通过所述测试的测试结果，以及比较所述有效/失效识别与所述测试结果，以判断所述主裸芯片与所述串行闪存裸芯片之间是否发生键合故障。

13.如权利要求12所述的多芯片模块，其特征在于，当所述有效/失效识别与所述测试结果不一致时，所述外部测试机判断所述键合故障发生。

14.一种多芯片模块，包含：

串行闪存裸芯片，包含根据多个输入信号产生输出信号的逻辑单元；以及

主裸芯片，通过多个跨接线耦接至所述串行闪存裸芯片，通过所述跨接线发送所述输入信号至所述逻辑单元，以及根据所述输出信号的正确性判断所述跨接线是否失效。

15.如权利要求14所述的多芯片模块，其特征在于，所述输入信号是一系列不同排列的比特。

16.如权利要求14所述的多芯片模块，其特征在于，所述主裸芯片包含边界扫描控制器，用于产生所述输入信号，以及根据所述输出信号的正确性判断所述跨接线是否失效。