[发明专利]一种对具备单个纠错能力的Reed-Solomon解码器的集成电路实现方法

说明书

技术领域

本发明涉及一种Reed-Solomon解码器的集成电路实现方法，尤其是一种DisplayPort显示接口标准中RS编码的集成电路实现方法。

背景技术

Reed-Solomon(RS)编码是一种在移动通信、数字存储中无处不在的纠错编码，对随机错误、突发错误和删除错误都有良好的纠错性能。RS码的编解码算法已经比较成熟，随着微电子及相关技术的发展，对RS码的研究重点也转移到了硬件快速高效的实现上。

RS码是一种以数据块为对象的编解码，其一般的表达式为RS(n，k)，k为有效数据块中基本元素的个数，n为包括有效数据和数据块校验码在内的全部码长，即基本元素的总数。RS(n，k)码的纠错能力为(n-k)/2个基本单元。以DisplayPort数字显示接口标准中的RS(15，13)为例，15代表每次计算以15个基本单位的数据为一组，每组中有13个信息数据，剩余2个为生成的数据块校验码，其纠错能力为一个m比特的基本单位。RS码为一种非二进制编码，其编码的基本组成单位并非‘1’和‘0’，而是存在于特定域内的由m个比特所组成的组合，该域为Galois(加洛华)域。Galois域即有限域，对于任何一个素数p和正整数m，都存在一个含有p^m个元素的有限域，因此Galois域一般表达为GF(p^m)，。RS码中使用的Galois域是由二进制延伸而来，所以其使用的Galois域通常表达为GF(2^m)，m为RS编码的基本单元的比特数。RS编解码算法的关键是解码器中求错误位置多项式和错误值多项式的方法。本发明是在DisplayPort显示接口标准中的RS编码的特殊实现，其实现方式也可应用于其他纠错能力为1的RS编码中。以下将以DisplayPort标准中的RS(15，13)为实例来阐述RS码的原理及本发明的内容。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种对具备单个纠错能力的Reed-Solomon解码器的集成电路实现方法，大大简化了译码电路，提高了运算速度。

按照本发明提供的技术方案，所述对具备单个纠错能力的Reed-Solomon解码器的集成电路实现方法包括如下步骤：

(1)由接收端收到的数据计算第一特征变量S1和第二特征变量S2；

(2)对错误位置的定位：计算得到的所述第一特征变量S1的值为错误值，而错误发生位置为：

log_a(S2/S1)＝log_a(S2)-log_a(S1)；

其中以α为底的对数运算值通过查询对数查询表查得，减法通过二进制减法器进行；所述查询对数查询表操作通过多路器进行；

(3)使用错误发生位置和错误值对所述接收端收到的数据进行纠错。

本发明的优点是：通过对纠错能力为一个码的Reed-Solomon纠错码解码器在ASIC中的具体实现，即分步循环利用同一组乘法和加法器，以及运用对数查询表代替对数及除法计算的方法，大大简化了译码电路，达到了节约硬件资源和加快运算速度的目的。

附图说明

图1是错误位置的标准计算方法示意图。

图2是第一特征变量的累加计算示意图。

图3是第二特征变量的累加及乘法计算示意图。

图4是错误发生位置计算的示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步说明。

DisplayPort接口标准采用了RS(15，13)纠错码，15代表每次计算中以15个基本单位为一组，每组中有13个是输入数据，而剩余2个为生成的纠错编码。根据Reed-Solomon纠错码的性质，每个基本单位为4比特，其运用的Galois域即GF(2⁴)，因而每组RS编码的码长为(2⁴-1)＝15个元素。发送端的编码器通过将15个输入数据组成的多项式整除于一个特定的生成多项式，所得余数即纠错编码。DisplayPort标准中规定的生成多项式为一个二级多项式：

G(x)＝(x-α⁰)(x-α¹)                -公式1