[发明专利]一种高密度、高鲁棒性的亚阈值存储单元电路

说明书

技术领域

本发明涉及亚阈值工作区域下的存储单元，尤其是一种高密度，高鲁棒性的亚阈值存储单元电路。它可以工作在200mV的电源电压下，兼具高密度，高鲁棒性，超低功耗等特点。

背景技术

存储单元阵列是现代数字系统的重要组成部分，也往往是系统设计的功耗瓶颈。市场对各种便携式设备需求的不断提高对存储单元阵列的降低功耗技术提出了更高的要求。亚阈值设计是当前超低功耗设计的热门。通过降低电源电压(Vdd)进入电路的亚阈值区域——Vdd小于阈值电压(Vth)，使得系统工作在电路的线性区，进而显著降低系统的动态、静态功耗。亚阈值存储单元阵列的设计更是凸显了亚阈值设计的低功耗优越性。但是在具体的实现过程中该设计也引入了一系列问题：1)静态噪声容限(static noise margin(SNM))急剧恶化；2)写能力变弱；3)对工艺偏差的容忍度变差等。为了解决这些问题，人们也提出了一些能够工作在200～300mV之间的亚阈值存储单元。但是，这些设计都是以牺牲存储单元的密度为代价的。

在常规状态下，与保持噪声容限和写噪声容限相比，读噪声容限最小。所以它是存储单元设计的关键设计指标。有人可在传统6管存储单元的设计基础上增加了2个NMOS管，使得内部信息在读出的过程中不会干扰内部节点的信息。这样，该亚阈值存储单元的读噪声容限就等于该单元的保持噪声容限。但是，与传统的6管存储单元相比，这种结构的存储单元要多消耗30％的面积。另有人提出了一款单端的6管亚阈值存储单元。虽然单端结构使得该存储单元在读操作过程的鲁棒性较强，但是这种结构的写能力较弱，在写过程中需要写辅助单元的协助。而且为了解决亚阈值电路特性易受工艺偏差影响等问题，该设计普遍采用了较大尺寸的晶体管。这样，该设计的得密度也会受到一定的影响。

采用亚阈值设计技术可以成平方项关系降低系统功耗，亚阈值存储电路的设计已经证实了存储单元的动态功耗、静态功耗可以随着电源电压的下降成平方项减少。考虑到存储单元阵列的容量，这一减少的功耗将非常可观。但是处于亚阈值区域的电路有着它本身特有的电路特性。常规设计中(超阈值状态下)由调整存储单元各晶体管尺寸大小以达到存储单元读能力、写能力以及芯片面积消耗的平衡状态(trade-off)的方法已经完全不能适应亚阈值电路设计的需求。因此，高密度，高鲁棒的亚阈值存储单元设计是亚阈值电路设计真正能够走向产业化的瓶颈。

发明内容

本发明的目的是克服现有技术之缺陷，提供一种高密度、高鲁棒性的亚阈值存储单元电路，为了平衡存储单元的各项指标，达到系统性能最优。本发明针对亚阈值电路的实际特点设计了一种双端写、单端读的高密度、高鲁棒性存储单元。它能够在保证系统的超低功耗同时，达到写噪声容限、读噪声容限、保持噪声容限的兼优。同时高密度的设计使得该存储单元阵列消耗的芯片面积是目前已知芯片中最小的。这使得亚阈值存储单元走向产业化，商品化成为可能。

为实现以上目的，本发明采用的技术方案如下：

一种高密度、高鲁棒性的亚阈值存储单元电路，其特征在于：设有包括两个PMOS管P1及P2，五个NMOS管N1、N2、N3、N4及N5，共七个晶体管构成双端写、单端读的高密度、高鲁棒性亚阈值存储单元电路；其中，两个PMOS管及NMOS管N3、N4、N5的各体端均与本晶体管的栅端连接，NMOS管N1、N2的体端及源端接地，两个PMOS管的源端连接到电源电压，NMOS管N1的漏端与PMOS管P1的漏端连接在一起，NMOS管N1的栅端与PMOS管P1的栅端连接在一起，组成一个反相器；NMOS管N2的漏端与PMOS管P2的漏端连接在一起，NMOS管N2的栅端与PMOS管P2的栅端连接在一起，组成另一个反相器；NMOS管N1漏端及PMOS管P1漏端与NMOS管N2栅端及PMOS管P2栅端连接在一起，NMOS管N1栅端和PMOS管P1栅端之间的连接端与NMOS管N2漏端和PMOS管P2漏端之间的连接端分别连接在NMOS管N5源、漏两端之任一端，NMOS管N5的栅端与外部控制信号读字线的取反信号连接，NMOS管N1漏端和PMOS管P1漏端之间的连接端与写位线分别连接在NMOS管N3源、漏两端之任一端，NMOS管N3的栅端连写字线，NMOS管N2漏端和PMOS管P2漏端之间的连接端与写位线的非和读位线的共享位线分别连接在NMOS管N4源、漏两端之任一端，NMOS管N4栅端连接到写字线和读字线共享的字线上。