[发明专利]一种锁相环泄漏电流补偿电路及锁相环电路

说明书

技术领域

本发明属于锁相环领域，尤其涉及一种锁相环泄漏电流补偿电路及锁相环电路。

背景技术

在超深亚微米或更先进的CMOS工艺中，由于栅氧化层变得越来越薄以及亚阈值电压越来越低，使得泄漏电流变得越来越严重了。在0.13umCMOS工艺或90nmCMOS工艺技术中，设计工作电压为1V左右的锁相环(Phase LockedLoop，PLL)就会面临泄漏电流制约的挑战；泄漏电流会增加锁相环的额外功耗，引入噪声，影响到其性能指标。

通常情况下，在这些先进的CMOS工艺中，泄漏电流主要分为三种类型：(1)隧道泄漏(tunneling leakage)电流，它与栅氧化层的厚度有关；(2)亚阈值泄漏(subthreshold leakage)电流，它与晶体管的亚阈值电压有关；(3)pn结二极管泄漏(junction diode leakage)电流，它与寄生的pn结有关。

图1示出了现有技术中锁相环电路的泄露电流模型图，其中，1为鉴相鉴别器，4为分频器，6为压控振荡器，Ileak表示泄漏电流；为了便于说明，主电荷泵电路用开关K1代替，次电荷泵电路用开关K2代替；鉴相鉴别器1输出控制信号并控制开关K1和开关K2的通断，从图中可以清楚的看出，鉴相鉴别器1、分频器4、压控振荡器6、开关K1、K2以及电容C1中均存在泄漏电流Ileak。在鉴相鉴频器1(Phase Frequency Detector，PFD)和分频器4(divider)中，泄漏电流增加了额外的功耗和噪声；而在电荷泵电路中，泄漏电流的类型主要是亚阈值泄漏电流，在电荷泵电路关断时，它也可能会对环路滤波电容C1进行充放电，这会导致压控振荡器6(Voltage Control Oscillator，VCO)的控制输入端的电压来回波动，影响到锁相环输出时钟的频率波动。低通滤波器中，在0.13um或更先进的CMOS工艺中，MOS电容会存在比较严重的隧道泄漏电流，MOS电容面积越大，其泄漏电流也越大。

在数字电路里面，泄漏电流会引起过高的待机静态电流；而在模拟电路里面，它将会降低电路的精准度，影响性能指标。

发明内容

本发明实施例的目的在于提供一种锁相环泄漏电流补偿电路，旨在解决泄漏电流增加了锁相环的功耗和噪声的问题。

本发明实施例是这样实现的，一种锁相环泄漏电流补偿电路，所述锁相环泄漏电流补偿电路包括：第一补偿电路，连接至电荷泵电路的输出端，用于补偿电荷泵电路中产生的泄漏电流。

其中，所述电荷泵电路包括：主电荷泵电路和次电荷泵电路；所述主电荷泵电路包括：

MOS管Mp1，其源极连接电源，所述MOS管Mp1的栅极接地；

MOS管Mp2，其源极连接至所述MOS管Mp1的漏极，所述MOS管Mp2的栅极连接鉴相鉴别器输出的第一控制信号；

MOS管Mn1，其漏极连接至所述MOS管Mp2的漏极，所述MOS管Mn1的栅极连接鉴相鉴别器输出的第二控制信号；所述MOS管Mn1与所述MOS管Mp2的连接端作为所述主电荷泵电路的输出端；以及

MOS管Mn2，其漏极连接至所述MOS管Mn1的漏极，所述MOS管Mn2的源极接地，所述MOS管Mn2栅极连接电源；

所述次电荷泵电路包括：

MOS管Mpr1，其源极连接电源，所述MOS管Mpr1的栅极接地；

MOS管Mpr2，其源极连接至所述MOS管Mpr1的漏极，所述MOS管Mpr2的栅极连接鉴相鉴别器输出的第一控制信号；

MOS管Mnr1，其漏极连接至所述MOS管Mpr2的漏极，所述MOS管Mnr1的栅极连接鉴相鉴别器输出的第二控制信号；所述MOS管Mnr1与所述MOS管Mpr2的连接端作为所述次电荷泵电路的输出端；以及

MOS管Mnr2，其漏极连接至所述MOS管Mnr1的漏极，所述MOS管Mnr2的源极接地，所述MOS管Mnr2栅极连接电源。

其中，所述第一补偿电路包括：运算放大器以及泄漏电流产生器；

所述运算放大器的正向输入端连接至所述次电荷泵电路的输出端，所述运算放大器的反向输入端连接至所述主电荷泵电路的输出端；

所述泄漏电流产生器的输入端连接至所述运算放大器的输出端，所述泄漏电流产生器的第一输出端连接至所述主电荷泵电路的输出端，所述泄漏电流产生器的第二输出端连接至所述次电荷泵电路的输出端。

其中，所述泄漏电流产生器包括：

MOS管Mp3，其源极与栅极分别连接至电源；

MOS管Mp4，其源极连接至所述MOS管Mp3的漏极；