[发明专利]一种咬尾译码方法及装置

说明书

技术领域

本发明涉及编解码技术领域，尤其涉及一种咬尾译码方法及装置。

背景技术

现有技术中提出了咬尾卷积码的编码调制方式，以LTE(Long Term Evolution，长期演进)系统中用到的咬尾卷积码为例进行说明，(3，1，6)编 码器如图1所示。编码器的约束长度为7，码率为1/3。图1中用生成多项式 G_i(i＝0，1，2)的二进制序列表示输入数据及6个移位寄存器与编码器第i路输出 的连接状态。二进制0表示不连接，二进制1表示连接。图1中加法器在GF(2) 域中进行。移位寄存器初始状态为输入比特序列的最后6个比特，令η₀，η₁，η₂，...，η₅依次表示这6个移位寄存器。信道编码的输入比特序列记为c₀，c₁，c₂，c₃，...，c_K-1，比 特序列长度为K。编码后的第i路输出比特序列记为d₀⁽ⁱ⁾，d₁⁽ⁱ⁾，d₂⁽ⁱ⁾，...，d_D-1⁽ⁱ⁾，其中D为 序列长度，对于咬尾卷积码而言D＝K。在初始状态时有η_i＝c_(K-1-i)(i＝0，1，…5)， 这样在输入比特序列结束时移位寄存器的状态与编码开始时的初始状态相同。

下面先介绍卷积码的维特比(Viterbi)译码算法。假设卷积码编码器一次输 入一比特数据。设编码器的状态集合为S＝{s₁，s₂，…，s_N}，N为总状态数，并且有 N＝2^M，其中M为编码器中移位寄存器的个数，移位寄存器记为η₀，η₁，η₂，...，η_M-1。 设C＝{c₀，c₁，c₂，c₃，...，c_K-1}为编码输入序列，其中K为序列长度。比特c_k(取值0或1) 在时刻t＝k送入编码器(k＝0，1，…，K-1)，且假定编码器中时延为1，这样在t＝k+1 时刻，比特c_k的编码完成并且比特c_k+1进入编码器。c_k的编码输出为 d_k⁽ⁱ⁾(i＝1，2，…，R)，其中R为卷积码码率的倒数。编码器的输出序列记为：