[发明专利]高增益放大器电路

说明书

技术领域

本发明设计涉及模拟集成电路，特别是高增益放大器电路。

背景技术

放大器在集成电路中扮演着基础单元电路，其性能的好坏直接影响着电路系统 的性能，放大器的设计往往是模拟集成电路设计的关键。典型的高增益放大器电路 采用共源共栅(cascode)结构、多级级联结构、增益增强技术。共源共栅结构中各 串迭晶体管的栅极都接在不同的偏压下，偏置电压数目多，偏置电路复杂，耗费了 大量的芯片面积和功耗；由于共源共栅结构的偏置电压不能跟随输入信号变化，输 入摆幅范围受到限制，摆幅小。多级级联结构成倍地增加了芯片面积和功耗，成本 高，并且也增加了电路的极点数目，使得电路的稳定性成为一个突出的问题，这又 需要复杂的频率补偿电路来稳定放大器。增益增强技术建立在共源共栅结构的基础 上，使得偏置电路更加复杂。

发明内容

本发明的目的是提供一种可简化放大器电路的设计和节约制造成本的高增益 放大器电路，它同时具有简单的栅压偏置，宽的输入摆幅范围。

本发明的高增益放大电路由一种串迭晶体管结构构成，该串迭晶体管栅极相 连、源漏依次相串联，各串迭的晶体管都处在放大状态。具有很高的输出阻抗，从 而具有很高的本征增益。该放大电路具有增益高，输入摆幅范围宽，栅偏置简单的 特点。特别适合于增益要求高、输入摆幅大、功耗低的应用场合。

所述放大状态包括饱和区放大状态和/或亚阈值区放大状态。

通过使各串迭的晶体管的开启电压(即阈值电压)存在差异，从而使各串迭的 晶体管都处在放大状态。

如图1所示，本发明的高增益放大电路一种串迭晶体管结构构成，该串迭晶体 管栅极相连、源漏依次相串联，各串迭的晶体管都处在放大状态。

图1中，晶体管M1的开启电压V_T1比晶体管M2的开启电压V_T2大，晶体管 M2的栅源电压Vgs2不大于晶体管M1的开启电压V_T1，晶体管M1、M2都工作在 放大状态下。图1中的串迭晶体管的栅极接输入节点VIN，晶体管M2的漏极为放 大器的输出端VOUT。电流源Ib的输出电阻无穷大。在小信号模式下，从VOUT 看进放大器的输出电阻很大，为r_OUT＝g_m2r_o2r_o1，此处g_m2为晶体管M2的跨导，r_o2、 r_o1分别为晶体管M2、M1的漏源小信号电阻。从VIN端输入小信号，输出到VOUT 端的信号增益为

Av＝g_m1g_m2r_o1r_o2

其中，g_mi为晶体管Mi的跨导，r_oi为晶体管Mi的漏源小信号电阻。

小信号增益与常规的共源共栅放大器相同。

本发明与现有技术相比具有如下优点和特点：

1、串迭晶体管的栅极连接在同一节点上。

2、串迭晶体管的源漏相串接。

3、串迭晶体管每个晶体管都工作在放大状态。这里的放大状态包括饱和区放 大状态和亚阈值区放大状态。

4、各串迭的晶体管都能处在放大状态的方法包括：

第一种：各串迭的晶体管的开启电压存在差异。

第二种：包含工作在亚阈值区的串迭晶体管。

第三种：第一种和第二种同时存在。

5、使串迭晶体管的开启电压各不相同的方法包括：

第一种：在制备晶体管时由工艺上的不同而产生。比如在混合信号CMOS(互 补金属氧化物半导体)制造工艺中存在着厚栅晶体管和薄栅晶体管两类晶体管，他 们的开启电压不一样，厚栅晶体管的开启电压比薄栅的高。

第二种：由于电路连接的不同产生开启电压不同。衬底电压的不同可以使得衬 底与源端的电压差不相同导致的开启电压的不同。

第三种：在上述第一种和第二种方法共同作用下产生不同的开启电压。