[发明专利]一种PCR计数器的任意时钟实现方法

权利要求书

1.一种PCR计数器的任意时钟VLSI实现方法，其特征在于：所述PCR计数器由DDS计数器，PCR_ext计数器，PCR_base计数器按顺序级联而成，所述的DDS计数器、PCR_ext计数器、PCR_base计数器是由可编程逻辑实现的，DDS计数器的累加步进由可调输入决定，PCR_ext累加步进由DDS计数器产生，PCR_ext计数器计数值达到300时，PCR_base计数值加1。

2.如权利要求1所述的PCR计数器的任意时钟VLSI实现方法，其特征在于：所述DDS计数器的输出是其累加的溢出，当系统频率大于等于27MHz时为1比特，当系统频率小于27MHz时为多个比特。

3.如权利要求1所述的PCR计数器的任意时钟VLSI实现方法，其特征在于：当系统时钟高于27MHz时，整个模块包括9比特可调输入system_frequency，加法器A，10比特寄存器Reg1，加法器B，9比特寄存器Reg2，比较器CMP，选择器MUX，减法器Sub，加法器C，33比特寄存器Reg3。f_s为大于27MHz的系统时钟，步进值system_frequency＝2⁹×27M/f_s，根据使用的系统时钟f_s调整，寄存器Reg1值以步进值C进行累加，overflow1接寄存器Reg1的最高位溢出值，比较器CMP将寄存器Reg2中的值与300比较，当寄存器Reg2中的值大于300时就减去300，同时overflow2输出累加值1，使寄存器Reg3的值加1，减法器Sub与寄存器Reg3的输出分别是PCR_ext和PCR_base。在以系统频率f_s进行累加时，寄存器Reg2，即PCR_ext在时刻t时的值为(f_s×2⁹×27MHz/f_s)/2⁹×t＝27MHz×t，与使用27MHz的系统时钟时相同。

4.如权利要求1所述的PCR计数器的任意时钟VLSI实现方法，其特征在于：当系统频率小于27MHz时可以提高Reg1输出data1的位数，使寄存器Reg2的累加步进大于1，以保证PCR计数器与27MHz系统时钟计数值相同。以10MHz的系统时钟为例，overflow1接寄存器Reg1的最高2比特，步进值system_frequency＝2⁹×27M/f_s，寄存器Reg1取10比特，这样实质上就是将原来几个周期的计数值在一个周期内完成。