[发明专利]采用数字校准技术的恒定增益时间放大器

说明书

技术领域

本发明属于集成电路技术领域，具体涉及一种采用数字校准技术的恒定增益时间放大器。

背景技术

在当今混合信号集成电路设计领域中，时间数字转换器正扮演着越来越重要的角色；而时间放大器，在最近兴起的采用时间放大技术提高分辨率的时间数字转换器中，是核心器件。现有技术中，时间测量电路(时间数字转换器)为了把两个信号沿间的时间差数字化，往往会使用最小延时器件，即所使用的工艺下的优化过的缓冲器或反相器，作为延时单元将沿间时间差分割从而进行测量，但采用这种方法的时间数字转换器的分辨率由于受限于工艺条件而无法做的较高。同时，也有提高分辨率的各种技术使时间数字转换器的分辨率高于最小延时器件的延时，这些技术包括：Vernier Line(范尼尔链技术)，延时链插值法，脉冲缩减链技术，脉冲拉长技术，无源插值技术等。其中，脉冲拉长技术实现了时间差的放大，但由于该技术采用模拟电路方式实现，因此其性能会随工艺尺寸下降而恶化，如同大部分模拟电路一样，从而违背了时间数字转换器的初衷，即克服模拟电路受工艺的影响而采用数字电路方式。其他几种技术可以在一定程度上提高分辨率，但其优化空间则非常有限，有的仍然采用模拟电路作为核心，有的则只能通过直接持续性分割的方法使分辨率受限于判定电路(比较器、触发器等)的精度极限。相比之下，采用将时间间隔放大再进行分割的技术则具有更加广阔的上升空间，如果能保证放大的精度，则分辨率可以实现无限提高，因此时间放大技术已成为时间数字转换器分辨率提高过程中一项核心性的技术。

就时间放大器本身而言，目前仅有三种实现方式：利用对固定电容充电电流的变化控制而实现的脉冲拉长技术，利用DLL(延时锁相环)的时间差复制技术，和利用RS-latch(RS锁存器)的亚稳态实现的时间放大技术。其中前两种技术的实现关键均为模拟技术方式——第一种为模拟核心开环应用无校准，第二种为数字核心闭环应用模拟校准——对工艺的依赖性很严重；第三种仍为模拟方式，但其增益对工艺的依赖可以通过利用电容和数字原件相对独立的特性而抵消，然而其应用方式为开环，所以精确度有待提高，具体可见M.Lee and A.A.Abidi，“A 9b，1.25ps resolution coarse-fine time-to-digital converter in 90nm CMOS that amplifies a time residue，”IEEE J.Solid-State Circuits，vol.43，no.4，pp.769-777，Apr.2008，如图1所示。此电路由延时器件1～2，两个RS锁存器3～4和5～6，输出电容7～10，输出逻辑11～14组成，并上下两部分对称，即1和2相同，3、4、5、6均相同，7、8、9、10均相同，11、12、13、14均相同。其中缓冲器1和2产生延时T_off；在两个输入信号V_A、V_B上升沿间的时间差为T_in的情况下，3～4和5～6两个RS锁存器分别用来对输入时间差为T_off-T_in和T_off+T_in的两组上升沿进行再生，从而将再生时间相对于输入时间差的曲线分别左右平移一个T_off，如图2所示的曲线20和曲线21。曲线的斜率由输出电容7～10决定，经过反相器11～14的逻辑控制，从而形成最后的时间放大曲线，如图2中曲线22所示。该时间放大器的放大倍数表达式如下：

AT=CgmToff---(1)]]>