[发明专利]移位单元、移位装置和液晶显示器

说明书

技术领域

本发明涉及液晶显示领域，特别涉及移位单元、移位装置和应用该移位装置的液晶显示器。

背景技术

在液晶显示器(LCD)中，或者在结构与之相似的其他平板显示器比如电子书、有机发光二极管柔性显示器等，栅金属线作为液晶像素阵列布局中的行驱动线是横向布置的。但是在显示器内像素显示区之外的周边布线区域，这些横向布置的栅金属线需要并行地沿一定方向排布以便于与驱动集成电路(IC)芯片的引脚相连，获得显示驱动信号。通常的液晶显示器都有数百行甚至上千行的像素，因此周边布线区域也就有数量极为可观的栅金属线，在现今的非晶硅器件生产工艺条件下，每条栅金属线宽度以及其与相邻栅线之间必要距离之和为10μm，因此这些并行排布的栅线将在周边布线区域占据非常大的面积，由此严重影响显示器件的小型化和可集成性。

非晶硅栅驱动(ASG，Amorphous Silicon Gate)技术解决了上述问题，其利用在每一行像素旁单独制作产生栅驱动信号的电路结构，摆脱了对驱动IC的依赖，也就省去了在周边布线区域数量众多的并行排布栅线。集成ASG技术可以使液晶显示器实现窄边框，并且结构稳定，可以缩短制造周期和降低成本。

每一行像素旁的单独产生栅驱动信号的电路结构称为ASG单元，通常的ASG单元具有一个移位寄存器的结构，一个整体的ASG驱动电路是ASG单元在所有行的重复，或者是奇偶行ASG单元的隔行重复。栅驱动信号与液晶像素阵列中的像素单元的开关元件(例如薄膜晶体管TFT)耦接，控制所述开关元件的导通和断开。

图1显示了一种液晶显示器的行驱动电路，包括n级移位单元，其中，n为液晶像素阵列的行数。行驱动电路输出栅驱动信号gate(1)、gate(2)、gate(3)、......、gate(n-2)、gate(n-1)、gate(n)。各级移位单元的结构相同，其可以是如图2所示的一个ASG单元。

请参考图2，ASG单元包括缓冲单元12和栅驱动信号产生单元14。

缓冲单元12，包括6个薄膜晶体管B1、B2、B3、B4、B5和B6，接收第一时钟信号CK1和互为反相的正输入控制信号QN-1、负输入控制信号QN-1b，产生互为反相的正输出控制信号QN和负输出控制信号QNb。

栅驱动信号产生单元14，包括4个薄膜晶体管G1、G2、G3和G4，接收互为反相的第一时钟信号CK1、第二时钟信号CK2和缓冲单元12产生的正输出控制信号QN、负输出控制信号QNb，产生栅驱动信号gateN。栅驱动信号gateN用于驱动液晶像素阵列对应行的像素单元的开关元件。

结合图1和2，外部正时钟信号CK输入端耦接奇数级移位单元的第一时钟信号CK1输入端、偶数级移位单元的第二时钟信号CK2输入端；外部负时钟信号CKb输入端耦接奇数级移位单元的第二时钟信号CK2输入端、偶数级移位单元的第一时钟信号CK1输入端。第一电压VGH由高电压电源提供、第二电压VGL由低电压电源提供。

第1级移位单元的正输入控制信号QN-1、负输入控制信号QN-1b分别由外部正输入控制信号STV1、外部负输入控制信号STVB1提供；除第1级以外的其它各级移位单元的正输入控制信号QN-1、负输入控制信号QN-1b分别由前一级移位单元的正输出控制信号QN、负输出控制信号QNb提供。

图3给出了图1所示的行驱动电路的部分输入、输出信号的时序关系。外部正时钟信号CK和外部负时钟信号CKb是一对互为反相的信号，外部正输入控制信号STV1和外部负输入控制信号STVB1是一对互为反相的信号。除第1级移位单元以外，其它各级移位单元的正输出控制信号QN、负输出控制信号QNb和栅驱动信号gateN分别为前一级移位单元的正输出控制信号QN、负输出控制信号QNb和栅驱动信号gateN的移位信号，如图3的信号Q(2)、Q(2)b、gate(2)分别为信号Q(1)、Q(1)b、gate(1)的移位信号。

从图3可以看到，行驱动电路的各级移位单元的负输入控制信号QN-1b(包括外部负输入控制信号STVB1、前一级移位单元的负输出控制信号QNb)在大部分时间处于高电平状态，从而导致电路功耗过高；并且，各级移位单元中的一些晶体管(例如，薄膜晶体管B4、B5、G2)长时间处于正偏压状态，导致所述晶体管的阈值电压发生偏移，从而降低了电路的稳定性，甚至影响电路的寿命。

发明内容

本发明解决现有技术液晶显示器的驱动电路功耗高、稳定性差的问题。

为解决上述问题，本发明实施例提供一种移位单元，包括：

上拉驱动单元，由第一输入控制信号控制，将中间控制信号上拉至第一电平；