[发明专利]提高接触电阻均匀性的方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种提高接触电阻均匀性的方法。

背景技术

目前，在半导体器件的后段(back-end-of-line，BEOL)工艺中，制作半导体集成电路时，半导体器件层形成之后，需要在半导体器件层之上形成金属互连层，每层金属互连层包括金属互连线和绝缘材料层，这就需要对上述绝缘材料层制造沟槽(trench)和连接孔，然后在上述沟槽和连接孔内沉积金属，沉积的金属即为金属互连线，一般选用铜作为金属互连线材料。绝缘材料层包括刻蚀终止层，例如氮化硅层，还包括形成在刻蚀终止层上的低介电常数(Low-K)材料层，例如含有硅、氧、碳、氢元素的类似氧化物(Oxide)的黑钻石(black diamond，BD)或者掺有氟离子的硅玻璃(FSG)。

现有技术中，铜互连层可以为三层，包括顶层、中间层及底层铜互连层，在实际工艺制程中，可根据不同需要设置多层铜互连层。如果是在多层铜互连层的情况下，可以按要求复制多层中间层铜互连层，有时也会按需要复制两层顶层铜互连层。具有三层铜互连层的半导体器件结构示意图如图1所示。图中绝缘材料层下是半导体器件层，图中未显示。图中顶层铜互连层由钝化层104覆盖，每层铜互连层包括刻蚀终止层101，以及沉积于其上的低介电常数材料层102；由沟槽和连接孔形成的铜互连线103掩埋在绝缘材料层中，用于连接各个铜互连层。从图1中可以看出，底层铜互连层只有连接孔；中间层铜互连层的左侧，是沟槽和位于其下的连接孔相接，而右侧只有沟槽。所以说每层互连层具体设置沟槽还是连接孔，是根据具体器件需要而定的。

为了防止铜扩散进入绝缘层，更好地限制在沟槽和连接孔内，一般采用钽(Ta)和氮化钽(TaN)的叠层结构，作为金属互连线和绝缘层之间的阻挡膜。

现有技术中可以在连接孔、沟槽、或者同时在沟槽和连接孔内形成阻挡层。本申请文件以在连接孔内形成阻挡层为例进行说明，在连接孔内形成阻挡层的剖面结构示意图如图2a至2c所示。

如图2a所示，在绝缘层100上刻蚀形成有连接孔，所述连接孔与下层的铜互连线连接。通过物理气相沉积(PVD)的方法，在连接孔的底部和侧壁上溅射形成TaN层201；接下来，在TaN层201表面溅射形成Ta层202，TaN层201和Ta层202共同构成叠层阻挡层。

然后，如图2b所示，依次刻蚀连接孔底部上的Ta层202和TaN层201，形成开口，露出下层的铜互连线。该过程称为物理轰击(re-sputter)，re-sputter在理想状况下，只会对准连接孔的位置进行轰击，这是一个比较重要的物理刻蚀步骤。如果叠层阻挡膜如图2a中的情形，也可以实现阻挡膜的作用，但是这样依次溅射形成TaN层201和Ta层202之后，连接孔底部的侧壁上的台阶覆盖(step coverage)是比较差的，即由于孔相对较窄，沉积到孔内侧壁的TaN层201和Ta层202比较薄，则该位置就难以阻挡铜的扩散。如果如图2b所示，进行物理轰击，将连接孔底部打开，则刻蚀掉的底部Ta和TaN会反溅到连接孔底部的侧壁上，恰好补充了连接孔底部的侧壁厚度。另一方面，将连接孔底部打开时，不但可以使前后层的铜金属线更好地接触，而且，为了确保完全打开连接孔的底部，会在完全刻蚀去除底部的同时，稍微过刻蚀下层的铜互连线，将下层的铜互连线刻蚀形成一个凹槽，这样在形成如图2c中所示的情形时，即在下层的铜互连线的凹槽表面溅射金属Ta时，溅射面积比较大，这样相比于只有如图2a的情形就可以减小阻挡膜的接触电阻。

接着，如图2c所示，采用PVD的方法淀积第二Ta层203，覆盖露出的下层的铜互连线，以及沟槽和连接孔的其他位置，与之前的Ta层202相连为一体。至此，现有技术的阻挡层已经形成。

其中，连接孔作为多层金属层间互连以及器件有源区与外界电路之间连接的通道，在器件结构组成中具有重要的作用。连接孔分为接触孔和通孔。接触孔(contact，CT)指硅芯片内的半导体器件层与第一金属层之间在硅表面的连接，如图1中的底层铜互连层所示，CT直接与半导体器件层相连接。通孔(via)指穿过各种介质层从某一金属层到毗邻的另一金属层之间形成电通路的开口，也就是说via连接下层的铜互连线，如图1中的中间层铜互连层和顶层铜互连层所示，也正如图2a至2c的示意图所示。对于接触孔和通孔来说，刻蚀工艺是相同的。