[发明专利]场效应晶体管制造方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种具有非对称栅介质层的场效应晶体管的制造方法。

背景技术

金属氧化物半导体场效应晶体管(MOSFET)作为现代集成电路制造的基础元件，应用环境日益复杂，需要在各种电压条件下进行工作，比如在存储器外围电路中，场效应晶体管的漏极经常需要承受较高的电压，漏极一般先采用低剂量、高能量的离子掺杂以形成低掺杂扩散区(LDD)，该扩散区与栅极的底部存在较大范围的交叠，由于表面注入浓度较低，因而非常容易引起栅致漏端漏电流(Gate Induced Drain Leakage，简称GIDL)。所述GIDL漏电流存在于漏端与衬底之间，将导致器件功耗上升，进一步影响器件的工作寿命。

GIDL漏电流的大小与栅介质层的厚度成反比关系，即漏极附近的栅介质层厚度越大，GIDL漏电流越小，但是如果将整个MOSFET的栅介质层加厚，栅电极对沟道的控制能力变差，提高器件的阈值电压，影响器件的性能。因此现有一种非对称栅介质层的场效应晶体管，结构如图1所示，场效应晶体管包括硅衬底100、栅介质层101、栅电极102以及位于栅介质层101两侧的漏极201、源极202；其中栅介质层101为非对称结构，靠近漏极201的一侧较厚。上述场效应晶体管中，栅介质层101仅靠近漏极201一侧的部分较厚，因此整体上并不会改变器件的电性能，但有效降低了GIDL漏电流的大小。

参见专利号为200610116558.1的中国专利，提供了一种非对称栅介质层结构的制造方法，具体包括：在硅基底的表面依次形成栅介质层以及栅介质层表面的硬掩膜层；然后刻蚀部分硬掩膜层，露出栅介质层需要加厚的部分的表面；所述栅介质层为氧化硅，硬掩膜层为氮化硅；在露出的栅介质层表面继续热氧化工艺进一步加厚，而其他区域由于有氮化硅硬掩膜层的阻挡，不会再形成新的氧化硅；去除硬掩膜层，露出非均匀栅介质层；进行标准化生长氧化硅工艺，直至栅介质层厚度满足需要。

现有的非对称栅介质层场效应晶体管制造方法中，需要采取多次形成掩膜、进行刻蚀的步骤，且栅介质层先后进行两次热氧化生长，制程较为复杂，且去除栅介质层表面的氮化硅硬掩膜时，由于栅极质层的厚度差而存在台阶状部分，硬掩膜容易存在残留，进一步影响器件性能。

发明内容

本发明解决的问题是提供一种场效应晶体管制造方法，所述场效应晶体管具有非对称栅介质层结构，能够有效降低GIDL漏电流，且制造工艺简单，易于实现。

本发明提供的一种场效应晶体管制造方法，其特征在于，包括：

提供半导体衬底；

在半导体衬底上形成覆盖部分表面的掩膜层；

对半导体衬底进行氮注入；

去除所述掩膜层，在半导体衬底上通过高温热氧化法形成非对称的栅介质层；

在非对称栅介质层表面形成栅电极；

刻蚀部分栅电极以及栅介质层，形成栅极；

在栅极两侧半导体衬底内形成源极以及漏极。

作为可选方案，在所述栅极中，栅介质层包括较厚的第一部分以及较薄的第二部分，所述漏极靠近栅介质层的第一部分，而源极靠近栅介质层的第二部分。

作为可选方案，所述栅介质层材质为氧化硅，第一部分的厚度为20～600埃，第二部分的厚度为15～200埃。

作为可选方案，在所述栅极中，栅介质层的宽度为90nm～10um，其中第一部分的宽度为10nm～5um。

作为可选方案，所述氮注入具体为：将氮气离子化，对半导体衬底进行离子注入。

本发明通过对半导体衬底部分区域进行氮注入，使得在半导体衬底表面的高温热氧化工艺时，不同区域存在氧化硅生长速度的差异，从而形成非对称的栅介质层。与现有技术相比，形成非对称栅介质层的过程仅需一次热氧化生长，并且减少使用掩膜、光刻的步骤，大幅简化工艺流程。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其他目的、特征和优势将更加清晰。附图中与现有技术相同的部件使用了相同的附图标记。附图并未按比例绘制，重点在于示出本发明的主旨。在附图中为清楚起见，放大了层和区域的尺寸。

图1是现有的具有非对称栅介质层的场效应晶体管结构示意图；

图2是本发明所述场效应晶体管的制造方法流程图；

图3至图11是本发明所述场效应晶体管的制造工艺示意图。

具体实施方式