[发明专利]一种数据高速传输方法无效
申请号: | 200910196551.9 | 申请日: | 2009-09-27 |
公开(公告)号: | CN101692218A | 公开(公告)日: | 2010-04-07 |
发明(设计)人: | 袁文燕;张俊杰;陈健;孙文忠;张剑 | 申请(专利权)人: | 上海大学 |
主分类号: | G06F13/38 | 分类号: | G06F13/38;G06F13/40 |
代理公司: | 上海上大专利事务所(普通合伙) 31205 | 代理人: | 何文欣 |
地址: | 200444*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 数据 高速 传输 方法 | ||
1.一种数据高速传输方法,其特征在于实现步骤为:
1)在发送端对高速数据进行拆分、编码、并串转换后传输给多路串行通道;
2)在接收端对多路串行通道的数据进行串并转换、解码、缓冲/同步以及数据合并,然后还原发送的高速数据。
2.根据权利要求1所述的数据高速传输方法,其特征在于所述步骤(1)中的拆分处理流程:进行等速拆分,且发送高速数据的长度需为串行通道的整数倍。
3.根据权利要求1所述的数据高速传输方法,其特征在于所述步骤(1)中进行的编码处理流程为:8B/10B编码。
4.根据权利要求1所述的数据高速传输方法,其特征在于所述步骤(2)中解码处理流程为:8B/10B解码。
5.根据权利要求1所述的数据高速传输方法,其特征在于所述步骤(2)中缓冲/同步处理流程:采用和串行通道数相同的双时钟FIFO作为缓冲/同步设备;双时钟FIFO写入端的数据来自各个串行通道的解码数据,写入端的时钟为串并转换从串行通道恢复出来的时钟WR_Clk,其频率相同;双时钟FIFO的读出端采用相同的读时钟RD_Clk,其频率与写入时钟频率一致;读使能RD_Ena信号是所有双时钟FIFO空状态的或非门输出,当所有FIFO均为非空时,读使能有效,从双时钟FIFO读取数据,当FIFO为空时,读使能无效,停止FIFO读取操作,这样读取的数据就为发送端的数据;FIFO深度需大于各通道传输信息延迟差,以保证数据传输的同步。
6.根据权利要求5所述的缓冲/同步处理流程,其特征在于两次数据发送间隔需大于各通道传输信息延迟差。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海大学,未经上海大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910196551.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:基站装置、移动台装置和同步信道发送方法
- 下一篇:一种芯片烧录方法及其装置
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置