[发明专利]一种ESD保护装置

说明书

技术领域

本发明涉及半导体集成电路的保护电路设计领域，尤其是涉及一种ESD保护装置。

背景技术

在集成电路芯片的制造、封装和使用过程中，都会出现ESD(E1ectro Static Discharge，静电放电)现象。ESD表现为瞬间的高压脉冲，这种瞬间释放的大量电荷极有可能破坏集成电路内部的功能器件。因此，通常在内部电路和外部信号源或电源之间设置一个保护装置。

目前，常用的保护装置采用晶闸管。由一个晶闸管构成的保护装置如图1所示，其中左侧P⁺、N阱、右侧P阱、N⁺组成了一个晶闸管，左侧的N⁺和P⁺共同连接到阳极接线柱，右侧的N⁺和P⁺共同连接到阴极接线柱，阴影部分表示STI(Shallow Trench Isolation，浅槽隔离)。所述保护装置的等效电路如虚线部分所示，寄生PNP三极管T1’(由左侧P⁺、N阱和右侧P阱组成)的基极通过N阱寄生电阻Rn’连接到阳极接线柱30’，以提供发射极与基极之间的压降；寄生NPN三极管T2’(由N阱、右侧P阱和N⁺组成)的基极通过P阱寄生电阻Rp’连接到阴极接线柱40’，以提供基极与发射极之间的压降。

在阳极上出现一个ESD脉冲后，当该ESD电压高到一定程度时，N阱和P阱构成的反向p-n结被击穿，产生一个漏电流流入P阱，此电流流经所述P阱寄生电阻Rp’并在其两端产生电压降，使得T2’的基极和发射极处于正偏，T2’开始导通。一旦T2’导通后，有电流流入T2’的集电极，此电流流经N阱寄生电阻Rn’并在其两端同样产生电压降，使得T1’的发射极和基极正偏，因此T1’也随之导通。如此一个正反馈触发机制使得整个晶闸管结构得以导通，泄放ESD电流、消除ESD的过高电压，保护内部电路。

但是，晶闸管构成的保护装置触发电压(导通电压)，取决于N阱和P阱构成的反向p-n结发生击穿时加在阳极的电压，一般该保护装置的导通电压都高于内部电路的栅氧化层击穿电压，栅氧化层被击穿时保护装置还未导通，无法真正起到保护内部电路的作用。

发明内容

本发明解决的问题是提供一种ESD保护装置，以解决现有ESD保护装置触发电压过高、无法对内部电路进行有效保护的问题。

为解决上述问题，本发明提供了一种ESD保护装置，所述装置位于P衬底上，包括：

晶闸管，所述晶闸管包括寄生PNP管和寄生NPN管；所述寄生PNP管的发射极连接到阳极接线柱，其基极通过第一N阱的寄生电阻连接到阳极接线柱；所述寄生NPN管的发射极连接到阴极接线柱，其基极通过P阱寄生电阻连接到阴极接线柱；所述晶闸管还包括位于所述P阱的P⁺阱接触，所述P⁺阱接触连接所述寄生NPN管的基极；

耗尽型NMOS管，所述NMOS管的栅极加负偏压；所述NMOS管的漏极通过第二N阱的寄生电阻连接到所述阳极接线柱；所述NMOS管的源极连接所述P⁺阱接触，以使ESD电流经过第二N阱的寄生电阻和所述NMOS管后流入所述寄生NPN管的基极，通过P阱寄生电阻，提高所述寄生NPN管基极和发射极的压降，促进所述寄生NPN管导通；寄生NPN管导通后，其集电极电流使得寄生PNP管的发射极和基极发生正偏，促使寄生PNP管导通，最终使得整个晶闸管导通放电。

优选的，所述第一N阱和第二N阱相连接，所述第一N阱寄生电阻和第二N阱寄生电阻通过同一个N⁺阱接触连接到所述阳极接线柱。

本发明还提供了一种ESD保护装置，所述装置位于N衬底上，包括：

晶闸管，所述晶闸管包括寄生PNP管和寄生NPN管；所述寄生PNP管的发射极连接到阳极接线柱，其基极通过N阱寄生电阻连接到阳极接线柱；所述寄生NPN管的发射极连接到阴极接线柱，其基极通过第一P阱的寄生电阻连接到阴极接线柱；所述晶闸管还包括位于所述第一P阱的P⁺阱接触，所述P⁺阱接触连接所述寄生NPN管的基极；