[发明专利]一种混合源漏场效应晶体管及其制备方法

权利要求书

1.一种混合源漏场效应晶体管的制备方法，其特征在于，其包含：

a)在掺杂的半导体衬底上形成浅槽隔离；

b)在半导体衬底上形成叠层栅结构，其中包括栅极的绝缘层和至少拥有一个导电层的栅电极；

c)叠层栅结构的图形化以及刻蚀，在相邻两个浅槽隔离之间形成多栅齿形状；

d)淀积一牺牲层，该层至少在一处相邻两个栅齿之间在水平方向上合并，并同时至少在位于一个栅齿一侧的半导体衬底表面在水平方向上不合并；

e)对该牺牲层进行各向异性刻蚀，该刻蚀对半导体衬底具有选择性，以致在合并的牺牲层下面的半导体衬底表面仍旧受到剩余牺牲层的保护，而上面没有合并牺牲层的半导体衬底表面被暴露；

f)在暴露的半导体衬底表面形成pn结源漏区；

g)进一步去处剩余的牺牲层直到合并牺牲层下的半导体衬底表面也被暴露；

h)淀积一绝缘物质，然后各向异性刻蚀绝缘材料，以致于沿着栅极的形成侧墙隔离层；

i)刻蚀之后，之前被合并牺牲层覆盖的半导体衬底表面暴露出来，然后在其上形成肖特基结源漏区。

2.按权利要求1所述的方法，其特征在于，其中，所述的半导体衬底包括单晶硅晶体。

3.按权利要求1所述的方法，其特征在于，其中，所述的半导体衬底包括绝缘体上的硅。

4.按权利要求1所述的方法，其特征在于，其中，所述的隔离槽被绝缘材料所填充。

5.按权利要求1所述的方法，其特征在于，其中，所述的叠层栅结构包含SiO₂栅介质和多晶硅栅电极。

6.按权利要求1所述的方法，其特征在于，其中，所述的叠层栅结构包含高k栅介质和金属栅电极。

7.按权利要求1所述的方法，其特征在于，其中，所述的多栅齿结构是用在先栅工艺中的场效应晶体管的栅电极。 

8.按权利要求1所述的方法，其特征在于，其中，所述的多栅齿结构是用在后栅工艺中的场效应晶体管的牺牲栅电极。

9.按权利要求1所述的方法，其特征在于，其中，所述的多栅齿至少包含一个有效栅齿，该栅齿之下是位于半导体衬底之上的沟道，两侧同样是位于半导体衬底之上的源漏区。

10.按权利要求1所述的方法，其特征在于，其中，所述的多栅齿至少包含一个虚拟栅齿，其辅助源漏区结构的形成，并不是最终场效应晶体管有效栅电极的一部分。

11.按权利要求1所述的方法，其特征在于，其中，所述的牺牲层包含SiO₂，Si₃N₄或者它们之间相混合的绝缘材料。

12.按权利要求1所述的方法，其特征在于，其中，所述的pn结源漏区是通过离子注入与掺杂衬底不同的杂质种类，并通过随后的热退火所形成。

13.按权利要求1所述的方法，其特征在于，其中，所述的剩余牺牲层开始是部分去除，接着通过低能离子注入和随后的热激火形成源漏浅结扩展区。

14.按权利要求1所述的方法，其特征在于，其中，所述的肖特基结中的金属是通过硅化物工艺形成的金属硅化物。

15.按权利要求1所述的方法，其特征在于，其中，所述的金属硅化物是硅化镍，硅化铂或者是它们之间的混合物。

16.一种混合源漏场效应晶体管，其特征在于，其包含pn结源区和肖特基漏区。

17.一种混合源漏场效应晶体管，其特征在于，其包含肖特基源区和pn结漏区。

18.一种集成电路，其特征在于，其包含混合源漏场效应晶体管。

19.一种集成电路，其特征在于，其包含混合源漏场效应晶体管和纯粹肖特基源漏场效应晶体管。

20.一种集成电路，其特征在于，其包含混合源漏场效应晶体管和纯粹pn结源漏场效应晶体管。

21.一种集成电路，其特征在于，其包含纯粹肖特基源漏场效应晶体管和纯粹pn结源漏场效应晶体管。

22.一种集成电路，其特征在于，其包含混合源漏场效应晶体管、纯粹肖特基源漏场效应晶体管和纯粹pn结源漏场效应晶体管。