[发明专利]MOS晶体管及其制造方法

说明书

技术领域

本发明涉及半导体制造工艺，特别涉及一种MOS晶体管及其制造方法。

背景技术

随集成电路集成度的提高，器件尺寸逐步按比例缩小，目前特征尺寸已达到32nm量级。金属氧化物半导体场效应管(MOS)是最常见的半导体器件，是构成各种复杂电路的基本单元。MOS晶体管基本结构包括三个主要区域：源极(source)、漏极(drain)和栅电极(gate)。其中源极和漏极是通过高掺杂形成的，根据器件类型不同，可分为n型掺杂(NMOS)和p型掺杂(PMOS)。

在器件按比例缩小的过程中，漏极电压并不随之减小，这就导致源/漏极间的沟道区电场的增大，在强电场作用下，电子在两次碰撞之间会加速到比热运动速度高许多倍的速度，由于动能很大而被称为热电子，从而引起热电子效应(hot electron effect)。该效应属于器件的小尺寸效应，会引起热电子向栅介质层注入，形成栅电极电流和衬底电流，影响器件和电路的可靠性。

为了克服热电子效应，有多种对MOS晶体管结构的改进方法，例如双注入结构、埋沟结构、分立栅结构、埋漏结构等；其中研究得较多且实用价值较大的一种是轻掺杂漏(lightly doped drain：LDD)结构。轻掺杂漏结构的作用是降低电场，可以显著改进热电子效应。

尽管LDD结构对降低热电子效应有显著的作用，但也存在一些缺点。比如导致源/漏极间的电阻增大，使饱和电流降低，进而引起器件反应速度下降。另外，LDD结构还使MOS晶体管制造工艺更为复杂。

现有集成工艺中，如图1～图4所示，MOS晶体管的制造主要包括以下流程：参考图1，首先在半导体衬底100上形成栅电极介质层110和栅电极120；参考图2，然后对源区130和漏区140进行LDD离子注入，并通过退火工艺使注入离子在衬底内扩散；参考图3，之后形成侧墙150，再进行源/漏极注入，最后形成如图4所示的器件结构。在以上工艺中，LDD结构分别形成于源区和漏区，而且由于退火作用，使有效沟道长度远小于栅电极的物理宽度，容易造成短沟道效应。

公开号为20040150014的美国专利申请在MOS晶体管结构中取消了LDD结构以避免其各项副作用，但需要对工艺过程和参数作较大调整，对实际生产造成一定难度。

为提高MOS晶体管的性能，需要开发一种新的制造工艺，在不提高工艺复杂性的情况下，减轻或消除LDD结构引起的各项副作用。

发明内容

本发明解决的问题是提供一种MOS晶体管及其制造方法，降低LDD结构带来的不良影响，提高MOS晶体管的电学性能。

为解决上述问题，本发明提供了一种MOS晶体管的制造方法，包含下列步骤：

提供半导体衬底，所述半导体衬底上依次形成有栅极介质层和栅电极，所述栅电极具有第一侧和第二侧，所述栅电极第一侧的半导体衬底为源区，第二侧的半导体衬底为漏区；

对所述漏区进行轻掺杂注入、对所述源区进行源极注入，分别形成轻掺杂漏极和源极；

在所述栅极介质层上栅电极的两侧形成侧墙；

对所述漏区进行漏极注入，形成漏极。

可选的，所述对漏区进行轻掺杂注入包括：在所述半导体衬底上形成第一光刻胶层；图形化所述第一光刻胶层，定义出漏区形状；以所述第一光刻胶层为掩膜进行轻掺杂注入，之后去除所述第一光刻胶层。

可选的，对所述源区进行源极注入包括：在所述半导体衬底上形成第二光刻胶层；图形化所述第二光刻胶层，定义出源区形状；以所述第二光刻胶层为掩膜进行源极注入，之后去除所述第二光刻胶层。

可选的，对所述漏区进行漏极注入包括：在所述半导体衬底上形成第三光刻胶层；图形化所述第三光刻胶层，定义出漏区形状；以所述第三光刻胶层为掩膜进行漏极注入，之后去除所述第三光刻胶层。

可选的，所述轻掺杂离子注入剂量为10¹²～10¹³/cm²数量级。

可选的，所述源极注入的剂量为10¹⁴～10¹⁵/cm²数量级。

可选的，所述漏极注入的剂量为10¹⁴～10¹⁵/cm²数量级。

可选的，所述轻掺杂注入、源极注入、漏极注入的离子类型为砷或锑。

可选的，所述轻掺杂注入、源极注入、漏极注入的离子类型为硼。

可选的，所述栅极介质层的材料为二氧化硅。

为解决上述问题，本发明还提供了一种MOS晶体管，包括：

半导体衬底；