[发明专利]半导体器件及其制作方法无效
| 申请号： | 200910198114.0 | 申请日： | 2009-11-02 |
| 公开（公告）号： | CN102054749A | 公开（公告）日： | 2011-05-11 |
| 发明（设计）人： | 王琪 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/311;H01L23/522 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 李丽 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 及其 制作方法 | ||
1.一种半导体器件的制作方法，其特征在于，包括：
提供衬底，所述衬底形成有集成电路器件和覆盖所述集成电路器件的保护层，所述保护层为氧化硅；
在所述保护层表面形成第一介质层，所述第一介质层为碳掺杂的氧化硅；
在所述第一介质层表面形成第二介质层，所述第二介质层和第一介质层构成金属层间绝缘层；
采取碳掺杂的氧化硅与氧化硅选择刻蚀比高的刻蚀工艺，在所述第二介质层和第一介质层内形成暴露所述保护层的金属沟槽，用于制作第一金属层。
2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述集成电路器件为场效应晶体管，所述场效应管包括栅极区和源/漏区。
3.如权利要求2所述的半导体器件的制作方法，其特征在于，所述衬底还包括与所述场效应管栅极区或源/漏区相连的导电插塞。
4.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第一介质层的厚度为1450埃至3000埃。
5.如权利要求4所述的半导体器件的制作方法，其特征在于，所述第一介质层的厚度为1900埃至2100埃。
6.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第一介质层的形成方法为增强型等离子体化学气相沉积工艺、高密度等离子体化学气相沉积工艺或介质化学气相沉积工艺。
7.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第二介质层为氧化硅。
8.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第二介质层的厚度为300埃至700埃。
9.如权利要求8所述的半导体器件的制作方法，其特征在于，所述第二介质层的厚度为450埃至550埃。
10.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第二介质层的形成方法为增强型等离子体化学气相沉积工艺、高密度等离子体化学气相沉积工艺或介质化学气相沉积工艺。
11.一种半导体器件，其特征在于，包括：
衬底，所述衬底形成有集成电路器件和覆盖所述集成电路器件的保护层，所述保护层为氧化硅；
覆盖所述保护层的第一介质层，所述第一介质层为碳掺杂的氧化硅；
覆盖所述第一介质层的第二介质层，所述第二介质层和第一介质层构成金属层间绝缘层；
贯穿所述第二介质层和第一介质层、暴露所述保护层的金属沟槽。
12.如权利要求11所述的半导体器件，其特征在于，所述第一介质层的厚度为1450埃至3000埃。
13.如权利要求12所述的半导体器件，其特征在于，所述第一介质层的厚度为1900埃至2100埃。
14.如权利要求11所述的半导体器件，其特征在于，所述第二介质层为氧化硅。
15.如权利要求11所述的半导体器件，其特征在于，所述第二介质层的厚度为300埃至700埃。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910198114.0/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
