[发明专利]偏移侧墙及MOS晶体管的形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种偏移侧墙及MOS晶体管的形成方法。

背景技术

随着半导体制造技术以及相关配套技术的不断发展进步，在单位面积内容纳的晶体管数目不断增加，集成电路集成度越来越高，每个晶体管的尺寸越来越小。当晶体管尺寸缩小时，其栅极的长度也会随之变短。但是随着栅极长度的缩短，在离子注入过程中，出现了很多影响晶体管正常工作的负面效应，比如短沟道效应(Shot Channel Effect，SCE)。

现有形成MOS晶体管过程中，可以采用在栅极两侧形成偏移侧墙(offsetspace)来解决短沟道效应，如中国专利申请200510108839可以发现在MOS有源区的栅极两侧都有偏移间隙壁。具体制作方法如图1所示，提供半导体衬底100，所述半导体衬底100中形成有隔离结构101，隔离结构101之间的区域为有源区102；在有源区102的半导体衬底100中掺杂离子，形成掺杂阱103；在有源区102的半导体衬底100上依次形成栅介质层104与栅极105，所述栅介质层104与栅极105构成栅极结构106。

如图2所示，以栅极结构106两侧形成偏移侧墙107，具体形成工艺如下：用化学气相沉积法在半导体衬底100上形成氮化硅层；采用等离子体回刻蚀工艺刻蚀氮化硅层，去除半导体衬底100及栅极结构106上方的氮化硅层，所述等离子体回刻蚀工艺采用的是包含CH_xF_y混合气体，其中CH_xF_y的流量为20sccm～200sccm。

然后，采用湿洗方法去除偏移侧墙107表面的聚合物及其他有机物。

如图3所示，以栅极结构106和偏移侧墙107为掩模，进行离子注入，在半导体衬底100内形成源/漏极延伸区110。

如图4所示，在偏移侧墙107两侧形成侧墙112；以侧墙112、偏移侧墙107及栅极结构106为掩模，在栅极结构106两侧的半导体衬底100中进行离子注入，形成源/漏极114。最后，对半导体衬底100进行退火，使注入的各种离子扩散均匀。

随着半导体器件例如MOS晶体管的尺寸进入65nm，器件的沟道长度进一步减小，短沟道效应更加明显，因此，为了降低短沟道效应，采用形成偏移侧墙的方法。但是这种工艺存在以下缺点：在用包含CH_xF_y的混合气体回刻蚀氮化硅层的过程中，由于CH_xF_y会与氮化硅层中的氮离子或硅离子发生反应，在偏移侧墙表面形成聚合物；而如果刻蚀形成偏移侧墙后，需要等待8小时以上再进行湿洗工艺的话，附着于偏移侧墙表面的聚合物会对偏移侧墙进一步腐蚀，使栅极结构上方曝露(如图2中虚线框中所示)，会导致栅极结构与后续导电插塞之间产生短路，影响半导体器件的电性能。

发明内容

本发明解决的问题是提供一种偏移侧墙及MOS晶体管的形成方法，防止MOS晶体管结漏电。

为解决上述问题，本发明提供一种偏移侧墙的形成方法，包括：在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；在半导体衬底上形成氮化硅层，且氮化硅层包围栅极结构；采用包含CH_xF_y气体的混合气体对氮化硅层进行回刻蚀，形成偏移侧墙，所述偏移侧墙表面具有CH_xF_y气体与氮化硅反应生成的聚合物；采用氧气灰化去除聚合物。

可选的，所述氧气的流量为100sccm～500sccm。

可选的，所述采用氧气灰化去除聚合物所需的压力为10毫托～50毫托，功率为200W～1000W，偏压为0W。

可选的，所述CH_xF_y气体刻蚀氮化硅层时的流量为20sccm～200sccm，占混合气体总流量的20％～60％。

可选的，所述偏移侧墙的厚度为150埃～250埃。