[发明专利]一种现场可编程门阵列的抗辐射性能快速模拟方法

权利要求书

1.一种现场可编程门阵列的抗辐射性能快速模拟方法，其特征在于，采用错误注入系统，基于权重的错误注入模型，同时结合JTAG边界扫描技术和动态局部重配置技术的错误注入模拟平台，模拟FPGA的抗辐射性能。

2.按权利要求1所述的现场可编程门阵列的抗辐射性能快速模拟方法，其特征在于，所述的错误注入系统其组成如下：

(1)根据FPGA中可编程点具有不同的单粒子翻转敏感性，建立基于权重的错误注入模型，其中，

所述的编程点对单粒子翻转的敏感程度，包括：查找表Look UpTable，LUT中的可编程点，CLB(Configurable Logic Block)内部互连中的可编程点，CLB外部互连中的可编程点和IOB(Input Output Block)中的可编程点，

通过设定FPGA中各个可编程点对应的翻转权重，建立基于权重的错误注入模型WBFI(Weight Based Fault Injection)

(2)通过结合JTAG边界扫描技术和FPGA的动态局部重配置技术，实现错误注入模拟平台，其中将待测器件，测试向量生成器及结果比较器集成在一块FPGA芯片中，同时通过动态局部重配置技术实现错误的快速注入。

3.按权利要求2所述的现场可编程门阵列的抗辐射性能快速模拟方法，其特征在所述的可编程点翻转权重通过下述方法设置：

(1)器件的单粒子翻转横截面(Device Cross Section，DCS)表示为

DCS(LET)=DCSsat·(1-e-[LET-LET0w]s)---(1)]]>

式(1)中DCS_sat指可编程点的DCS饱和值；LET₀指可编程点发生单粒子翻转的LET阈值；常数w和s与具体器件和具体工艺相关；

(2)各个可编程点的翻转权重设置如下，

W(LET)＝DCS(LET)·σ          (2)

式(2)中DCS(LET)由式(1)给出；翻转因子σ反映了物理版图以及负载电容的不对称性对可编程点发生翻转的影响，表示可编程点发生0→1翻转以及1→0翻转所分别对应的权重因子；

(3)由式(2)，可得第i个可编程点在WBFI模型下发生翻转的概率为

(4)同时，根据所有可编程点所具有的翻转概率构建对应于FPGA芯片的累计翻转概率映射表M_m*n，m*n表示FPGA芯片的可编程点阵列规模，其中，第i个可编程点所具有的累计翻转概率如下式：

P_sum，i(LET)＝P_sum，i-1(LET)+P_i(LET)，0＜i≤m*n，P_sum，0＝0.0(4)

(5)由式(3)和式(4)可知，最后一个可编程点具有的累计翻转概率为1.0，每次错误注入时，通过生成(0，1]的随机数a，并在已构建的映射表中查找满足P_sum，i-1＜a≤P_sum，i对应的i值，就可确定第i个可编程点要发生翻转，对应每个随机数a∈(0，1]，映射表中有且仅有一个i值满足条件。

4.按权利要求2所述的现场可编程门阵列的抗辐射性能快速模拟方法，其特征在于所述的错误注入通过下述方法和步骤：

(1)用于JTAG的测试向量和电路的参考输出值均从Mentor公司的ModelSim工具对待测电路的仿真文件中获得；

(2)通过运用动态局部重配置技术，每次错误注入时不需要把完整的配置位流下载到FPGA中，只需在运行时改变给定可编程点的配置值，使得错误注入效率提高；

(3)通过运用JTAG边界扫描技术，每次错误注入完成后利用串联的边界扫描寄存器，将测试向量输入到待测器件作为激励，并且控制测试存取端口控制器的状态运转，最后从边界扫描寄存器中回读待测器件的实际输出值到PC机与参考输出值进行比较，从而确定发生翻转的可编程点是否对电路功能产生影响。