[发明专利]PMOS晶体管的制造方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及PMOS晶体管的制造方法。

背景技术

在现有的MOS晶体管的制造技术中，通常首先在半导体衬底上形成栅氧层，在栅氧层上形成栅导电层，然后通过刻蚀栅导电层和栅氧层形成栅极，接着在栅极两侧的衬底中离子注入形成源极区和漏极区，从而形成MOS晶体管。其中，所述栅氧层通常利用氧化物形成，例如二氧化硅SiO₂或者掺杂的二氧化硅。在MOS晶体管的制造过程中，为了减小栅极的电阻，通常在栅导电层形成之后对栅导电层进行掺杂，例如利用离子注入的方式在PMOS器件的栅导电层中注入P型的硼离子。然后通过给MOS晶体管的栅极施加开启电压，可以在源极区和漏极区之间形成导电沟道，通过源极区和漏极区之间的电势差在导电沟道内产生漏极电流。随着温度变化漏极电流恶化的现象被称为负偏压温度不稳定性(NBTI)。公知的半导体衬底和栅氧层之间的界面存在一些电荷和电子态，被称为界面态。随着温度的变化所述界面态发生变化，从而使得漏极电流发生变化，因此上述方法形成的MOS晶体管NBTI较差。

进一步的随着半导体制造技术的飞速发展，半导体晶片朝向高集成度方向发展，因此MOS晶体管的栅临界尺寸逐渐缩小，例如临界尺寸缩小到了65nm或者45nm。因此为了提高器件的性能，通常栅氧层的厚度很薄，例如20埃，在上述栅导电层掺杂的过程中，会有注入的N型离子进入栅氧层，从而形成栅漏电流，从而影响PMOS晶体管的性能。为了解决栅极漏电流的问题，通常在栅氧层中引入氮，来降低了硼的渗透，然而因为引入了氮，对导电沟道内的载流子的迁移率产生影响，因此又进一步使得NBTI变差。

例如，公开日：2005年6月15日公开的，授权公告号为：CN100369209C，名称为：形成栅介电层(栅氧层)的方法的中国专利中，如图1所示提供了一种形成栅介电层的方法，包括：于一半导体衬底11上形成一氧化硅层；以及使用含惰性气体与氮气的等离子体对该氧化硅层进行一第一与第二掺氮步骤，以形成一栅介电层13，其中该二掺氮步骤相较之下，该第一掺氮步骤的功率较低，压力较低，但惰性气体/氮气比较高。在该方法中，半导体衬底和栅介电层交界处的导线沟道内流动的空穴因为受到阻碍，使得随温度变化流过MOS晶体管的漏极电流恶化，也就是负偏置温度不稳定性变差。

因此上述方法中存在的问题主要是MOS晶体管的NBTI较差，其次是栅漏电流使得MOS晶体管的性能变差。

发明内容

本发明解决的技术问题是降低MOS晶体管的NBTI。

为解决上述问题，本发明提供了一种PMOS晶体管的制造方法，包括：提供衬底，所述衬底内形成有N阱；在所述衬底表面形成栅极，所述栅极包括形成在衬底表面的栅介质层和形成在所述栅介质层表面的栅导电层；在所述衬底内形成低掺杂漏极区；在所述栅极侧面形成侧墙；对所述表面形成有侧墙和栅极的衬底进行F离子掺杂；在进行F离子掺杂后的衬底内形成源极区和漏极区。

与现有技术相比，本发明具有以下优点：本发明通过对所述表面形成有侧墙和栅极的衬底进行F离子掺杂，在进行F离子掺杂后的衬底内形成源极区和漏极区，使得处在PMOS的界面处的Si原子形成稳定的Si-F键，不但避免了源极区、漏极区以及栅极区的负偏压温度稳定性现象，特别对容易出现负偏压温度稳定性现象的PMOS的界面区域，例如侧墙与源极区，侧墙与漏极区，提高了界面处的Si原子的稳定，进一步提高PMOS的稳定性。

附图说明

图1为现有技术中的一种PMOS晶体管的制造过程示意图；

图2是PMOS晶体管的制造方法的一实施例的流程示意图；

图3至图8为本发明PMOS晶体管的制造方法的一实施例的过程示意图。

具体实施方式

PMOS晶体管的中半导体衬底和栅氧层之间的界面存在一些电荷和电子态，被称为界面态。随着温度的变化所述界面态发生变化，从而使得漏极电流发生变化，因此PMOS晶体管NBTI较差。

本发明提供了一种PMOS晶体管的制造方法，包括步骤：提供衬底，所述衬底内形成有N阱；在所述衬底表面形成栅极，所述栅极包括形成在衬底表面的栅介质层和形成在所述栅介质层表面的栅导电层；在所述衬底内形成低掺杂漏极区；在所述栅极侧面形成侧墙；对所述表面形成有侧墙和栅极的衬底进行F离子掺杂；在进行F离子掺杂后的衬底内形成源极区和漏极区。

可选的，所述F离子掺杂步骤在衬底表面和栅极表面形成Si-F键。

可选的，所述F离子掺杂步骤在侧墙与衬底的交界面形成的Si-F键。